这篇博客记录了作者参加2019年复旦微电子设计大赛数字赛道的项目，任务是用数字电路实现深度卷积神经网络的特定卷积层计算。文中对比了两种方案：方案一为128通道并行输出，消耗较多乘法器；方案二为128通道串行输出，资源消耗少，时序更稳健。最终选择了方案二。数据存储方案包括输入和输出数据的存储器设计，数据计算涉及卷积、池化、激活和位宽处理，数据传输则通过文件输入和串行总线输出完成。
这是我2019.09这个月的项目任务。之前比较忙，现在以此文记录之。
这实际上是第一届复旦微电子设计大赛数字赛道的参赛题目。借此题可以主动对深度学习，机器学习进行学习了解，由于是零基础，所以都是重零开始，对于初学者，文中难免有些生僻概念，部分会给出参考文献。
此外，本次数字设计要求使用UVM平台进行设计的验证，故也可以借此机会入手UVM，毕竟对于数字IC设计来说，多掌握验证的知识，也是锦上添花。
首先，给出题目要求如下：
PART1：题目要求
【1】功能要求：使用数字电路实现特定卷积层的计算。具体如下
【2】验证要求
PART2：总体方案设计
2.1 总体方案
按照传统卷积神经网络的操作步骤，结合题目要求对乘法器个数的限制性要求。本文讨论并对比了如下的总体方案，并进行最终的方案确定。实际上方案的差别主要体现在乘法器数量的分配和输出方式的串行和并行与否问题上。如下做详细说明。
方案一：输出128通道并行+子功能模块+全卷积模块128次例化
主要是以输出通道并行为出发点，这儿的全卷积模块ÿ
最低0.47元/天 解锁文章
418
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
