MRAM存内计算：现状及挑战

1 传统冯诺依曼瓶颈

     随着人工智能、物联网、智能传感等应用的快速兴起，数据以爆发式的速度增长。海量数据的高效存储、迁移与处理成为当前信息领域的重大挑战。受限于经典的冯诺依曼计算架构存储与处理分离的特性，在面向大数据分析等应用场景中，数据总线的带宽严重制约了处理器的性能与能量效率，并且数据的频繁迁移带来严重的传输功耗问题。存内计算架构在此基础上应运而生。如图-1b所示，通过赋予存储器计算功能，以数据为中心，避免不必要的数据频繁搬运，降低系统的功耗和延时。

2 存内计算的技术兴起

     近年来，基于不同存储介质的存内计算技术不断涌现，并受到学术界和工业界的广泛关注。从2017年至今，存内计算主题开始频繁出现在电路和芯片领域的顶级会议/期刊上（ISSCC、VLSI、IEDM、JSSC、TCAS-I），且占比快速增加。工业界方面，台积电、三星、英特尔、IBM、Global Foundries、IMEC等国际半导体巨头相继于2021-2023年期间发布了各自的存内计算原型芯片或初期商用芯片，但仍没有十分完善的产品出现。存内计算技术采用非冯诺依曼架构，在大数据时代，为人工智能、物联网、智能传感器等领域提供高效的硬件解决方案，有重要的应用价值。

图1 （a）经典冯诺依曼架构图；（b）主处理器+存内计算的架构示意图；（c）基于不同存储介质的存内计算技术百花齐放。

3 MRAM存内计算的发展

     存内计算对存储介质适配性的评价主要从以下几个方面出发：非易失性、能否形成交叉阵列、不同状态比率、单元计算时输出量、存储密度、功耗、响应速度、工艺成熟度、制造成本、器件一致性等。当前，如图-1c所示，基于多种存储介质的存内计算研究和应用百花齐放，如静态随机存储器（SRAM）、动态随机存储器（DRAM）、闪存（Flash）、忆阻器（ReRAM）、铁电晶体管（FeFET）、相变存储器（PCM）、磁随机存储器（MRAM）等。然而，基于上述评价标准，由于物理特性限制，各类存储介质在存内计算应用的不同场景上各有优劣，尚未出现统一的解决方案。MRAM是非易失器件，具有高耐久性、高速度、低功耗、微缩性好、器件一致性好等优点，当前第一代（Toggle-MRAM）、第二代（STT-MRAM）都已在国外实现量产，基于MRAM的存内计算技术关注度快速提升。

图2 MRAM存内计算技术分布图

     笔者按照技术特点对主要的MRAM存内计算进行了大致的分类，如图2所示。

3.1 数字存内计算技术

    早期MRAM存内计算技术以数字存内计算技术为主，包含广义上的MRAM近存计算（主要利用其高密度、高速度、非易失的特性，离实际应用较为接近，方便落地）及利用读写外围电路辅助实现布尔逻辑运算的高校研究类工作为主，私以为两者实际非常接近，本质都为近存计算，只是“近的”程度不同（图3）。

图3 中国台湾清华MRAM近存计算方案及北航MRAM布尔逻辑存内计算方案

3.2 电阻式的模拟存内计算方案

     第二类为电阻式的模拟存内计算方案。模拟存内计算一直是近年来的热门，以NOR flash、ReRAM、SRAM等为代表的模拟存内计算方案层出不穷。MRAM由于其出色的一致性、微缩能力、非易失、高密度、工艺成熟度等特性本应十分适合模拟存内计算方案。然而，现有第一、二代MRAM阻值（<10KΩ）及高低阻值比率较低（＜300%），只能存储单比特数据，在存内计算底层电路性能上带来诸多不利影响。如何突破MRAM器件物理特性限制，研究高性能的MRAM存内计算电路结构有着重要意义。IMEC采用高阻值的自旋轨道矩（SOT）器件（MΩ级别），解决器件电阻问题，且其高一致性在一定程度上降低了高低阻值比率较小的影响（图4）。三星电子则采用另一条路径，采用电阻加和的形式，提升整体的计算阻值，解决电阻问题，但该方案同样面临面积效率低、计算精度、速度等问题（图5）。

图4 IMEC高阻值SOTMRAM存内计算

图5 三星电子电阻加和式存内计算方案

3.3 概率计算及随机计算

     第三类为概率计算及随机计算等方向，其通常利用MRAM本身随机翻转的本征物理特性进行特定问题的计算或概率流的计算。第三类主要由高校在进行研究，应用前景较为受限，此处不再详细展开。

     虽然MRAM在模拟存内计算方面受到上述挑战，但目前已有一些有效的解决方案。凭借MRAM密度、非易失等其他优异特性，其在模拟存内计算及数字存内计算方向仍然受到较高的关注。