VCS仿真是出现BUG,显示 Following verilog source has syntax error :"../dv/tc/test_lib.sv", 12,但是我的文件里面没有12行,求大神指导一下,这是哪里出了问题?