MAC知识点009：MAC速率是如何扩展到serdes速率的

最新推荐文章于 2024-08-02 14:07:51 发布
最新推荐文章于 2024-08-02 14:07:51 发布
阅读量3.5k 收藏 24
点赞数 4
分类专栏： MAC 文章标签： serdes速率 MAC速率 MAC
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/icxiaoge/article/details/119983003
版权

MAC知识点009：MAC速率是如何扩展到serdes速率的

在IEEE802.3协议中，规定了MAC层10G速率对应10.3125G的serdes速率，50G的MAC速率对应53.125的serdes速率，那么是如何扩展的呢？

1、MAC速率是如何扩展到serdes速率的

MAC速率Gbps

64B/66B编码

FEC RS编码

AM码插入

Serdes速率Gbps

10

1.03125

1

1

10.3125

25

1.03125

1

1

25.78125

50

1.03125

1.03030303

1

53.125

100

1.03125

1.03030303

1

106.25

100（2*50）

1.03125

1.03030303

1

106.25

100（4*25）

1.03125

1.03030303

1

103.125

MAC速率Gbps

编码方式

FEC

10

64B/66B编码

NA

25

64B/66B编码

NA

25

64B/66B编码

528/514

50

64B/66B编码

544/514

从MAC发送侧到SERDES发送侧入口，会导致数据量增加的模块有 64B/66B编码，FEC RS编码，AM码插入，其中AM码插入是在数据中额外插入一些对齐标识，插入的AM吗会把数据往后挤，并不会改变速率。因此导致速率增加的因素只有64B/66B编码和FEC的RS编码。

64B/66B编码会将64bit数据编码成66bit，速率扩展比例为66/64=1.03125。FEC RS编码根据编码类型不同扩展比例不一致，RS(528,514)编码 没有速率增加，因此25G no-fec模式和fec 模式在serdes速率是一样的，都是25.78125Gbps。RS(544,514)编码 速率增加比例为544/528=1.03030303，因此50G的MAC速率在serdes上是50*1.03125*1.03030303*1=53.125。

同一个MAC速率具有不同的serdes速率

以100G速率为例，如果是2lane*50G模式传输，或者单lane 100G模式传输，serdes处的速率都是106.25，如果以4lane*25G模式传输，serdes处的速率都是103.125

Serdes的计算方法
weixin_43199439的博客
10-28 818
编码效率：不同的编码方式会影响传输效率，比如常见的 8b/10b 编码效率为 80%（即 0.8），64b/66b 编码效率约为 97%（即 0.97）。示例：如果数据速率是 10 Gbps，采用 8b/10b 编码，那么有效带宽为： 带宽 = 10 Gbps × 0.8 = 8 Gbps。示例：若时钟频率为 1 GHz，每周期传输 10 位数据，那么数据速率为： 数据速率 = 1 GHz × 10 = 10 Gbps。数据速率：SERDES链路的传输速率，通常以 Gbps（千兆比特每秒）为单位。
网口扫盲三:以太网芯片MAC和PHY的关系
weixin_33967071的博客
07-17 9323
问:如何实现单片以太网微控制器? 答:诀窍是将微控制器、以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,这样能去掉许多外接元器件.这种方案可使MAC和PHY实现很好的匹配,同时还可减小引脚数、缩小芯片面积.单片以太网微控制器还降低了功耗,特别是在采用掉电模式的情况下. 问:以太网MAC是什么? 答:MAC即Media Access Control,即媒体访问控制子层协...
serdes简介
热门推荐
风之伤
10-10 2万+
1x 2x 4x 指使用的serdes的数量 1x serDes的速率是1.25G  SGMII interfaces are offered via the SerDes interface signals. sgmii是串行介质独立媒体接口，一般是phy和mac间的接口。 eTSEC作为MAC层，配置接口如果为RGMII一般外部接PHY 如果支持SG
SerDes简介
HackEle的博客
11-16 3043
点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材一、SerDes简要介绍1、概述SerDes是SERializer（串行器）/DESerializer（解串器）的简称，是一种主流的时分多路复用（TDM)、点对点（P2P）的串行通信技术。发送端将多路低速并行信号转换成高速串行信号，经过传输媒体（光缆或铜线），在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利...
25G/50G/100G技术有什么区别和联系？
whsongshi的专栏
09-22 1365
在过去十年里，10G和40G技术占据了以太网市场的大部分。但随着用户对高带宽的需求以及特殊应用的发展需求，25G/50G/100G技术越来越受用户关注，它们凭借着能为高速率提供有效路径，逐渐在网络部署中脱颖而出。下面我们将着重介绍25G/50G/100G技术及其三者的关系。 25G 技术 25G以太网标准是2016年由IEEE面向云数据中心中服务器特推出的标准，该标准推出时间比10G/40G/100G以太网标准晚几年。 25G主要的优势是采用了SerDes技术，该技术是一种主流的时分
以太网基础知识（三）—FEC概念以及编码原理介绍
笨蛋大乌龟的博客
06-16 5427
RS是一种基于有限域（Galois Field, GF）的块编码技术。它能够纠正突发错误和随机错误，特别适用于高误码率环境。符号：RS 编码处理的是符号而不是单个位。每个符号由多个比特组成，通常是 8 位（即一个字节）。码字长度 (n)：一个 RS 码字包含的符号总数。信息符号数 (k)：一个 RS 码字中实际传输的信息符号数。冗余符号数 (n-k)：用于错误检测和纠正的冗余符号数。
以太网发展新动态：SERDES速率与形态因素
从这些内容中，我们可以提炼出以下知识点： 1. Ethernet技术的快速发展： - 在文档中，我们看到对以太网技术采纳中的一些关键标准的讨论。随着数据中心和网络设备需求的增长，以太网的速率不断提升，从早期的50 Gb...
SerDes基础知识介绍
04-10
### SerDes基础知识详解 #### 一、SerDes概述与内部结构 **SerDes**(Serializer/Deserializer，串行器/解串器)是一种用于高速数据通信的技术，它通过将并行数据转换为串行数据来进行传输，再将串行数据转换回并行...
Ansys与高速SerDes设计：从入门到精通，一文掌握核心知识
[Ansys与高速SerDes设计：从入门到精通，一文掌握核心知识](https://www.tek.com/-/media/marketing-docs/c/clock-recovery-primer-part-1/fig-9-1.png) # 摘要 本文探讨了Ansys软件在高速串行接收发射器（SerDes）...
SerDes设计圣经，国外专业培训教材
04-10
### SerDes设计基础与应用详解 #### 一、SerDes技术概述 SerDes（Serializer/Deserializer，串行器/解串器）是一种用于高速数据传输的技术，在计算机硬件接口协议领域中占据着极其重要的地位。其核心功能是将并行...
理解SerDes
10-28
FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么可以没有传输时钟信号？什么是加重和均衡？抖动和误码是什么关系？各种抖动之间有什么关系？本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的, 由于水平有限,一定有不够准确的地方,希望对刚开始接触SerDes的工程师有所帮助。
serdes handbook
10-28
### SERDES FPGA设计手册知识点概览 #### 1. 目的 - **学习与交流**: 本手册旨在帮助读者理解和掌握Xilinx SerDes原语的使用方法，并通过实际项目中的设计案例分享来促进交流与学习。 - **工程实践**: 便于在实际...
【FEC】算法介绍
最新发布
weixin_44290938的博客
08-02 1057
在FEC（Forward Error Correction，前向纠错）算法中，528,514、544,514和272,257这些数字组合通常指的是特定FEC编码方案的参数，特别是基于Reed-Solomon（RS）编码的FEC方案。这些参数分别代表了码字长度（n）和信息符号数（k），其中（n-k）为冗余符号数，用于错误检测和纠正。以上三种FEC编码方案都是基于Reed-Solomon编码的，它们通过不同的码字长度和信息符号数配置来提供不同程度的错误检测和纠正能力。
serdes基本概念扫盲
chengchaowei的博客
09-22 2315
【serdes基本概念扫盲 - CSDN App】http://t.csdn.cn/IBOag。
SERDES关键技术总结
那么菜的博客
11-21 4813
一、SERDES介绍 随着大数据的兴起以及信息技术的快速发展，数据传输对总线带宽的要求越来越高，并行传输技术的发展受到了时序同步困难、信号偏移严重，抗干扰能力弱以及设计复杂度高等一系列问题的阻碍。与并行传输技术相比，串行传输技术的引脚数量少、扩展能力强、采用点对点的连接方式，而且能提供比并行传输更高带宽，因此现已广泛用于嵌入式高速传输领域。 　　Xilinx公司的许多FPGA已经内置了一个或多个MGT（Multi-Gigabit Transceiver）收发器，也叫做SERDES（Mult...
SGMII和SerDes的区别
starmo2004的博客
03-18 1万+
其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)， SerDes直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接...
6 --＞ MAC层协议
weixin_38387929的博客
05-10 2795
以太网的MAC帧格式有好几种，被广泛应用的是DIX Ethernet V2标准，还有一种是IEEE的802.3标准，该标准经过了多年的发展，已经出现了很多种子标准。DIX Ethernet V2 标准与 IEEE 的 802.3 标准只有很小的差别，因此可以将 802.3 局域网简称为“以太网”。严格说来，“以太网”应当是指符合 DIX Ethernet V2 标准的局域网 MAC 的全称 medium acess control 即媒体访问控制，以太网的数据链路层。媒体访问控制主要是解决数据流发送规则，谁
干货分享-LS1046系列之OK1046A-C SerDes通道分配和多路复用
key_qt1的博客
09-20 2845
LS1046A处理器基于QorIQ LS系列架构，将四个Arm® Cortex®-A72处理器内核与数据通路加速和网络、网络连接、网络附加存储、打印和成像以及通用所需的网络、外设接口相结合。 其SerDes 模块功能强大，复用关系稍微复杂，因此本文通过对CPU SerDes通道的复用关系的分析，以及LS1046A 开发板对于SerDes配置的梳理，希望可以帮助用户在使用飞凌嵌入式LS1046A系列...
【收藏】以太网MAC和PHY之间的接口总结
krens的专栏
02-16 1万+
【收藏】以太网MAC和PHY之间的接口总结 2016-07-10硬件十万个为什么 1、100M 接口（Fast Ethernet 快速以太网，也称百兆以太网） FE速率模式下各种MII（MediaIndependent Interface）接口对比： MII接口兼容10/100M以太网，由于占用管脚数太多，主要应用早期的设备接口中，在一般的高密度（8口）端口PHY以及MAC
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值