解决FPGA烧录程序前的IO电平高低无法配置问题（HSWAPEN引脚）

        今天刚解决一个因为它产生的问题，我使用银杏科技的icore-4tx核心板作为中控开发了一个设备，其中使用核心板上的FPGA对设备中的所有开关器件进行控制，但是打板回来后，现象有问题，在FPGA上电之后，下载FPGA程序之前，FPGA的所有引脚电平全部为高，这可把我愁坏了，因为这意味着设备里面的所有开关器件在下载FPGA程序前都是打开状态，之后就开始找原因，最终定位到这个HSWAPEN引脚，发现银杏科技在设计核心板时将该HSWAPEN引脚通过电阻拉到地了，手册上，对于这个HSWAPEN引脚的描述很少，就几句话，概括下来就是，该HSWAPEN引脚可以决定FPGA程序下载前的所有IO状态，该HSWAPEN引脚为0或者悬空时，FPGA为高阻输入，HSWAPEN为1时，FPGA引脚为内部上拉。这对于内部集成了FLASH的FPGA来说，影响不是很大，但是对于内部没有FLASH的FPGA而言就举足轻重了，FPGA每次断电之后需要重新烧录程序，这就意味着这个引脚的配置决定了每次烧录前的所有IO的高低电平，之后我将该引脚的下拉电阻去掉使其为悬空状态，再次上电FPGA，所有IO变为高阻输入低电平。问题完美解决。