在设计一些算法的时候我们常常用到除法器,多数情况下我们直接使用IP,但有些情况需要逻辑实现,下面是两种逻辑实现除法器的设计,第一种是我们常用的,即循环比较移位,计算周期和输入宽度有关,第二种是基于SRT除法器,周期为输入位宽的一半。详细如下:
verilog实现除法器
于 2024-07-23 12:34:32 首次发布
在设计一些算法的时候我们常常用到除法器,多数情况下我们直接使用IP,但有些情况需要逻辑实现,下面是两种逻辑实现除法器的设计,第一种是我们常用的,即循环比较移位,计算周期和输入宽度有关,第二种是基于SRT除法器,周期为输入位宽的一半。详细如下: