FPGA中阻塞赋值和非阻塞赋值

最新推荐文章于 2023-04-20 14:01:58 发布

jk_101

最新推荐文章于 2023-04-20 14:01:58 发布

阅读量135

点赞数

分类专栏： FPGA

本文链接：https://blog.csdn.net/jk_101/article/details/106918019

版权

FPGA 专栏收录该内容

132 篇文章 51 订阅

订阅专栏

非阻塞赋值

阻塞赋值

非阻塞赋值

定义输入为clk，a；输出为b，c；则代码为：

module    non_block(clk,a,b,c);

    input    clk;
    input    a;

    output reg b,c;

always @(posedge clk)
    begin
        b <= a;
        c <= b;
    end

endmodule

阻塞赋值

定义输入为clk，a；输出为b，c；则代码为：

module    block(clk,a,b,c);

    input    clk;
    input    a;

    output reg b,c;

always    @(posedge clk)
    begin
        b = a;
        c = b;
    end

endmodule