在电子表格中跟踪网络的各个段长度、过孔深度或引脚长度可能非常繁重。了解如何使用 Altium Designer ®中的新技术自动化您的高速设计流程。
高速设计是电气工程师面临的最具挑战性的任务之一。有许多因素会影响高速信号的响应方式。一个误解是高速设计是系统时钟频率的函数。事实并非如此。相反,高速取决于上升时间、PCB 堆叠的阻抗控制、走线宽度和端接。
对于工程师和 PCB 设计师来说,更快的开关速度本质上意味着两件事:
信号完整性问题
-
反射、串扰等
-
通过控制阻抗布线、端接和 PCB 堆叠来满足信号完整性目标。
-
时序约束
-
确保多个信号大约同时到达其目标引脚
-
匹配信号路径的路由长度
-
高速设计的旧方法
过去,工程师不得不通过在电子表格中记录所有内容来处理信号完整性和时间约束问题。这样他们就可以跟踪网络的每个单独段长度、过孔深度、电阻长度和引脚长度。将每个网络的所有内容加起来后,再在需要的地方添加信号长度,这样他们就可以均衡组内所有网络的长度。这是一种过时的长度匹配方法,既麻烦又耗时。