verdi中关于real型变量，显示需要注意的

最新推荐文章于 2025-03-21 13:23:07 发布

joris30

最新推荐文章于 2025-03-21 13:23:07 发布

阅读量3.5k

点赞数 2

分类专栏：硬件相关

本文链接：https://blog.csdn.net/joris30/article/details/102781567

版权

硬件相关专栏收录该内容

19 篇文章

订阅专栏

有时，system verilog的port口上，拉到verdi里看波形，会发现奇怪的现象。

原来，real型变量并不是真实显示的每个clk下的变量值，而是把能够其中捕获到的值，直线的形式连起来，所以连线端中的值就是假的

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

joris30

关注关注

2
点赞
踩
1

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

verilog语法（一）——模块和变量定义

weixin_43124623的博客

03-02

2666

Verilog HDL 的模块定义是用于描述数字电路的基本单元。模块定义由模块名、端口列表和模块主体组成。// 模块主体endmodule模块名是用于标识模块的唯一名称，可以由数字、字母、下划线和美元符号组成。端口列表是模块与外部环境进行通信的接口，包括输入端口、输出端口和双向端口，用逗号分隔。每个端口由方向和端口名称组成，方向包括 input、output 和 inout。模块主体是用于描述数字电路的具体实现，由一系列 Verilog HDL 语句组成，包括变量定义、门级建模、控制结构等。

vcs和verdi的联合仿真

数字芯片实现杂谈

08-13

967

 环境配置 首先搭建好vcs和Verdi都能工作的环境，主要有license问题，环境变量的设置。在220实验室的服务器上所有软件的运行环境都是csh。所以，所写的脚本也都是csh的语法。 生成波形文件 Testbench的编写 若想用Verdi观察波形，需要在仿真时生成fsdb文件，而fsdb在vcs或者modelsim中的...

1 条评论您还未登录，请先登录后发表或查看评论

EDA/PLD中的Verilog HDL的real和realtime类型

12-09

实数寄存器（或实数时间寄存器）使用如下方式说明：//实数说明：real real_reg1, real_reg2, . . ., real_regN;//实数时间说明：realtime realtime_reg1, realtime_reg2, . . . ,realtime_regN;realtime与real类型完全相同。例如:real Swing, Top;realtime CurrTime;real说明的变量的缺省值为0。不允许对real声明值域、位界限或字节界限。　　当将值x和z赋予real类型寄存器时，这些值作0处理。real RamCnt;. . . RamCnt = 'b01x

verdi -ssf verilog.vf打开多个波形，有的信号显示不完整

m0_38037810的博客

10-10

3352

在使用verdi -ssf verilog.vf打开波形的时候，有的信号的波形会显示不完整

SystemVerilog 数据类型

m0_46644085的博客

03-21

610

32bit的有符号数 integer ,64bit的无符号数 time 或者是浮点数 real.若干变量可以被一起放在定宽数组里，所有的存储都是静态的，意味着所有变量在tb的时候都是存活的。相比于四状态数据类型（0，1，x，z），SV 引入的双状态数据类型有利于提高仿真器的性能并减少内存。变量可以是单bit或者是多bit的无符号数 reg [7:0] m，verilog有两种基本的数据类型：变量和线网，他们各自都可以有四种取值：0 1 z x；2.1、定宽数组的声明和初始化。

三、变量

real_lt的博客

09-17

885

1.概念 1.1.概念程序执行的过程中，在某个范围内其值可以发生改变的量 1.2.定义格式数据类型变量名 = 变量值（例如：int a = 1） 1.3.意义用来不断存放同一类型的常量，并可以重复使用 2.数据类型的概述和分类 2.1.分类分为基本数据类型和引用数据类型 2.2.基本数据类型整数型 byte 占一个字节 -128~127 short ...

Verdi操作小结

最新发布

04-26

此时DVE会随仿真启动，在界面中选择**"Real-Time Debugging"**模式，信号变化会实时显示[^2]。 3. **动态添加监控信号** 在DVE中通过右键菜单选择**"Add to Wave"**，可实时添加需要观察的信号。 ### 二、FSDB...

IC面试经验

qq_40800500的博客

02-20

2209

乐鑫 IC设计 IC验证常见问题设计技术面试，根据项目来，会让你画系统框图，具体的性能指标 1、建立时间、保持时间、亚稳态的出现与消除、传染性建立时间：触发器的时钟上升沿到来前，数据保持不变的时间保持时间：触发器的时钟上升沿到来后，数据保持不变的时间触发器的建立时间和保持时间在时钟沿上定义了一个窗口，如果触发器数据输入端口上的数据在这个窗口内发生变化，那么就产生了时序违例。此时触发器的晶体管不能可靠地设置为逻辑0或逻辑1，就是亚稳态。触发器输出保持亚稳态的时间是随机的，打两拍不一定能解决亚

【MISC】芯片验证常见问题解答

lbt_dvshare的博客

03-21

1653

float、real、int、integet类型问题；float类型转换问题

weixin_51191924的博客

07-05

5489

最近在一个项目协议中遇到了一个问题，就是数据类型问题，主要有一些之前没见过的类型在计算机占位大小，及在串口获取后从数组buf转换float类型问题，在这里就将C语言常见的数据类型都记录下；要想弄清楚buf转换位float数正确，就得先了解清除float在计算机中的存储格式逻辑。本篇文章主要介绍常见c语言在计算机占位大小，数组转换float类型问题；类型16编译器32编译器64编译器char111long448shor222float444double8。

如何在verdi中直接查看状态机的状态名

07-18

如何在verdi中直接查看状态机的状态名同样适用于debussy

byte是什么数据类型_西门子PLC的数据类型及数据转换

weixin_39785081的博客

11-24

1万+

1. 数据类型在PLC项目编程中，离不开数据类型和变量，搞清楚数据类型和数据类型的转换很重要。常用的数据类型包括以下几种：位(bit)，字节(Byte)，字(Word)，双字(Double Word)，整型数(INT)，双整型书(DINT)，及实数/浮点数(Real)1.1 位(bit)常称作布尔量BOOL，在高级语言中，会说布尔变量，布尔控件等。取值：0 ，1寻址：I0.0 M0.0 Q0.0 ...

04 verilog基础语法-数据类型、常量及变量

毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。

04-05

5833

一、学习内容（下半部分）二、数据类型三、常量（1）整数型变量（2）x和z （3）负数（4）符号常量（parameter和localparam）四、变量（1）nets型变量（2）register型变量（3）memory型变量（数组）五、思考和小结（1）思考（2）小结

Verilog HDL数据类型

昔日之的专栏

09-10

1万+

Verilog HDL的数据类型分为两大类：线网类型和寄存器类型。线网类型主要表示Verilog HDL中结构化元件之间的物理连线，其数值由驱动元件决定。如果没有驱动元件接到线网上，则其默认值为高阻z。寄存器类型主要表示数据的存储单元，其默认值为不定x。二者最大的区别在于：寄存器类型数据保持最后一次的赋值，而线网类型数据则需要持续的驱动。一、线网类型：wire：标准连线（默认为该

9，Verilog-2005标准篇：变量（variable）信号类型

FPGA_LOVE的博客

06-16

227

对reg变量的赋值是通过过程赋值（procedural assignment）完成的，而不是前面网络信号使用的连续赋值（continuous assignment）。除了reg变量的硬件建模，verilog中的变量还有其他用途。虽然 reg 变量可用于一般用途，但Integer，real，time，和realtime变量类型能够提供整数和时间数据，更加方便，并使代码描述更具文档性。integer变量和time变量的赋值方式与 reg 相同，应使用过程赋值来触发它们的值变化。- 实数变量的默认初始值应为零。

Verilog基础语法（1）之变量和数据类型

m0_51965113的博客

04-28

2353

字符串中每一个字符为ASCII值，需要1byte/8bite的存储空间。字符串存储在reg型变量中时，reg变量的宽度必须足够大，以容纳字符串。如果变量的大小小于字符串，那么Verilog会截断字符串的最左边的位。如果变量的大小大于字符串，那么Verilog会在字符串的左边添加0。这两种常用于仿真，time 是无符号；数据宽度为64bit，用于存储仿真时间以便调试；realtime 与 time 的最大区别为：realtime 是存储浮点型时间数据；reg型变量用于存储数据，register，即寄存器。

verdi基础操作

一枚咸鱼的博客

11-22

2957

用gvim更新修改代码后，需要重新打开一个终端重新跑vcs，然后在verdi的代码框用shift+l刷新，会同时刷新代码和波形。代码内双击，跳转drive或者load。在波形框中，按照鼠标左键再左右移动，可以放大这一部分的波形，还有下面的功能键可以用。默认情况拖到波形处会warning，可以在仿真里加 $fsdbDumpMDA;从波形的file处进入save signal，或者shift+s存波形。shift time可以移动时间，方便看pipeline的波形。1.代码里选中，再按鼠标中键拖进去。

c 语言real数据类型,D语言数据类型

weixin_35892206的博客

05-24

2197

在D编程语言，数据类型是指用于不同类型的声明变量或函数的全面系统。一个变量的类型决定了空间占用的存储，以及如何存储的比特模式的解释。D中的类型可分类如下：S.N.类型和说明1基本类型：此算术类型并包含三种类型：(一)整数类型，(B)浮点类型(三)字符类型2枚举类型：此算术类型和它们用于定义可以只在整个节目被分配若干离散的整数值的变量。3void类型:此类型说明符无效表示没有值可用。4派生类型：它们...