【FPGA】ModelSim/QuestaSim仿真vivado DDR3

已于 2022-01-22 18:41:56 修改
阅读量835 收藏 2
点赞数
文章标签： fpga开发
于 2022-01-22 10:40:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/left_toe/article/details/122271834
版权
本文介绍了在Vivado 2018.3版本下，如何选择和安装Questasim 10.6c进行DDR3仿真，并详细阐述了DDR3仿真平台搭建步骤、其他IP如FIFO的添加，以及在仿真过程中遇到的 PLL 输出高阻态、信号为X态或高阻态、DDR读操作异常等问题的解决方法。
摘要由CSDN通过智能技术生成

modelsim安装

软件版本选择

vivado与modelsim软件版本之间有对应关系，仿真前一定要需对工具版本，否则仿真会出现仿真库找不到的问题。vivado版本对应的仿真工具版本如下，详情参见xilinx官网说明。
Vivado Design Suite 2019.2

Mentor Graphics ModelSim SE/DE/PE (2019.2)
Mentor Graphics Questa Advanced Simulator (2019.2)
Cadence Incisive Enterprise Simulator (IES) (15.20.073)
Cadence Xcelium Parallel Simulator (19.03.005)
Synopsys VCS and VCS MX (O-2018.09-SP2-1)
Aldec Active-HDL (10.5a) Aldec Riviera-PRO (2019.04)

Vivado Design Suite 2019.1

Mentor Graphics ModelSim SE/DE/PE (10.7c)
Mentor Graphics Questa Advanced Simulator (10.7c)
Cadence Incisive Enterprise Simulator (IES) (15.20.065)
Cadence Xcelium Parallel Simulator (18.09.005)
Synopsys VCS and VC

最低0.47元/天 解锁文章
山楂草地
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
questasim/modelsim独立仿真vivado ddr3控制器（mig）
weixin_48027403的博客
03-24 1521
将vivado中MIG控制器的仿真模型移植到questasim中进行独立仿真，方便调试使用DDR3作为数据缓存的FPGA系统。
Vivado 中如何使用modelsim 仿真 ddr3
weixin_44056198的博客
08-01 3126
** Vivado 中如何使用modelsim 仿真 ddr3 ** 第一步 ： 编译 vivado 的modelsim 的仿真库 。 1: 将 modelsim 安装目录的modelsim .ini 文件 只读 去掉 。 2：在modelsim 安装目录中新建一个 目录vivado_sim_lib,如 我的 电脑中的vivado 的仿真库的目录为 ： C:\modeltech64_2019.2\vivado_sim_lib 3：在 vivado 中选择 tools/compile simulati
Xilinx MIG DDR3 控制器 Modelsim 仿真
dimples_Song的博客
11-21 3668
        项目上用到图像拼接，输入的视频流要存DDR3，做个DDR3的Modelsim仿真。软件版本用的Vivado2017.3，这个版本生成的Modelsim仿真库好像跟Modelsim10.6版本才兼容。常用的Modelsim仿真库如下四个：secureip，unifast_ver，unimacro_ver，unisims_ver。        接着我上一篇转载的博客《Modelsi...
modelsim ddr3仿真lattice diamond
qq_27841635的博客
07-29 1496
转载大部分https://www.cnblogs.com/fhyfhy/p/5224208.html并对其中某些地方就行了改进 自己使用平台：lattice diamond 3.5 ddr3 ip版本1.5 modelsim 10.1c(据说6.6以下仿真有问题） 改进地方：在testbench中加入扩展文件，红色字体已标注 一、 DDR3 的IP 核的生成 1、 选...
questasim 下的仿真（vivado）
zlxdaisy的博客
07-30 7676
1.编译仿真库 以vivado为例，Tools>Compile Simulation Libraries，出现对话框中选择simulator、路径，然后点compile开始编译，大概30分钟完成。 编译完成后，在设定的路下会生成仿真库文件，该文件下会有一个modelsim.ini 文件，里面添加了生成的所有库 我本来想直接在qustasim 的安装路径下的modelsim.ini ...
questasim仿真命令-1
最新发布
wtt15172336383的博客
08-10 450
Usage: vcom [options] files Options: -help Print this message -version Print the version of the compiler -32 Run in 32-bit mode -64 Run in 64-bit mode -work Specify library WORK -fatal [,…] Report
新手如何学习FPGA技术
ONEFPGA的博客
05-31 1374
汇总初学者学习FPGA的建议
FPGA入门学习路线.pdf
02-27
5. HDL仿真工具：仿真工具如Modelsim、Questasim、VCS以及开源的EDA playground和iVerilog、cocotb等，它们用于运行测试平台和测试案例，并通过图形界面或日志输出观察电路的运行结果。熟悉这些工具的使用是设计调试...
学完基础的verilog语言后如何进一步学习fpga
专注单片机实战教学，分享单片机学习资料
06-19 827
学完基础的verilog语言后如何进一步学习fpga？学fpga，先学写状态机，仿真和基础的i2c之类的协议，这是第一步，基础打好后，fpga必须会高速接口如ddr,pcie之类，算法方面至少fft之类的ip核试着用用，这算是进阶，然后还有异步时钟，布局布线，时序优化等等，技术路线基本就这样，等这些都掌握了，工作应该妥妥的verilog是目前数字电路的通用（主流）描述语言，必学的。但是数字IC/FPGA设计，绝不止是verilog。就像软件开发，绝不止是C++。还有很多基础知识，专业知识技能是需要学习掌握的
ddr3仿真 。。。。
11-01
用quartus写的ddr3仿真，仅供参考，资料来源于网络，不错的学习资料
FPGA（XILINX） DDR3 内存条 读写测试 仿真通过 （VIVADO 2015.2）
05-10
FPGA（XILINX） DDR3 内存条 读写测试 仿真通过 （VIVADO 2015.2）
新谈：为什么你觉得FPGA难学？如何入门？
09-07 4864
今天给大侠带来新谈：为什么你觉得FPGA难学？如何入门？以前发过一篇，但是也是很多年前了，大体上还是可以参考，随着技术的发展革新，有些内容还是要与时俱进一下的，可以聊一聊个人的最新看法，仅供参考学习，话不多说，上货。 各位大侠会发现，FPGA技术江湖一直都在推送各种设关于FPGA的设计实例或者项目研发案例，会把设计方法和设计思想都阐述清楚，甚至有些会分享源码供各位大侠参考学习，很少去搞一些纯粹噱头性的文章，这就是因为现在社会的大环境差点意思，噱头性浮夸或者浮躁的东西太多，搞技术的最忌...
基于Makefile的Questasim编译仿真脚本
weixin_44534940的博客
07-12 446
对于FPGA验证或者IC验证工程师来说，如何使用脚本文件来实现编译仿真工作是必须要掌握的技能。本篇文章介绍基于Makefile脚本来使用Questasim或Modelsim实现编译和仿真过程。此外，Makefile在Linux系统下有较好的支持，在Window系统下作者没有试过，咨询过说是Window系统不能支持。但是可以将Makefile脚本中的行为写入questasim支持的.do文件可达到一样的效果。
QuestaSim仿真步骤——CWNULT
qq_44385725的博客
03-31 3172
QuestaSim仿真步骤 QuestaSim仿真步骤主要分为以下4步： 1、 新建工程 2、 添加文件与编译 3、 仿真 4、 添加波形 1 新建工程 （1）打开QuestaSim仿真软件，执行：File ——> New ——> Project，如图1所示。 图1 新建工程 （2）然后弹出工程信息对话框，如图2所示。在“Project Name”中输入工程的名字，在“Project Location”输入工程存放的路径，一般是先建立好一个工程文件夹，再把该文件夹的路径复制于次，其他的保持默认
Modelsim/Questasim仿真do文件编写
qq_40039676的博客
05-02 1335
Modelsim/questasim仿真do文件编写
questsim/modelsim 中仿真VIVADO工程的方法，以及调用Xilinx的ROM IP后，导致仿真输出为0问题的解决
weixin_43701504的博客
11-17 1977
这几天写了个UVM的验证环境，要用questasim来运行，而待测试的DUT是之前用VIVADO做的，就得把VIVADO中的工程移植到quetasim里，其中调用了Xilinx的ROM、RAM等IP核。 首先是移植VIVADO的工程，参考这篇文章：modelsim仿真调用xilinx IP的一种方法_拾贝壳的大男孩-CSDN博客 把所有的设计和仿真文件，以及IP核文件都添加到queastasim的工程中后，仿真，发现有一个输出的值一直是0： 而在V...
如何在QuestaSim或ModelSim中使用Vivado的IP进行仿真
weixin_43265132的博客
02-21 5563
如何在QuestaSim/ModelSim中使用Vivado IP进行仿真 1. 在Vivado中编译仿真库 在Vivado中，依次点击 Tools -> Compile Simulation Libraries： 之后弹出： 根据需要，选择仿真器（我这里选择的是QuestaSim）。 自行设置一个路径，用于放置编译出来的库文件，并设置为Compiled library location...
xilinx ddr3仿真（A7 vivado2019+modelsim2019）
baivhniq的博客
10-17 3305
好的工程，始于仿真，大家好！ 网络上有很多ddr3仿真，example例程仿真等的教程，大部分实际应用价值不大，而且博客介绍也不够详细；比如​​​​​​ddr3调试经验分享（一）——modelsim实现对vivado中的MIG ddr3的仿真 - 清霜一梦 - 博客园 (cnblogs.com) 上文只介绍了TEST_PASSED，对内部逻辑并不清晰； ​​​​​​DDR3自建仿真平台（一）--成功拉起init_calib_complete信号 - 知乎 (zhihu.com) 上文介绍了基本的用例
ModelSim与QuestaSim：功能对比与差异解析
ModelSim与QuestaSim是两款在数字芯片前端设计仿真领域备受关注的工具，它们各自拥有独特的功能和优势。ModelSim作为工业界的佼佼者，以其强大的功能和友好易用的调试环境而闻名。它支持VHDL和Verilog两种高级硬件...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值