以下内容摘自《步步惊芯——软核处理器内部设计分析》一书
使用SVN从地址http://opencores.org/ocsvn/openrisc/openrisc可以得到最新的OR1200代码。本书以OR1200的Rel3这个版本为例进行分析,在Rel3版本中有一个浮点处理单元FPU,但这不是OR1200的一部分,是另外一个开源项目,所以本书不分析FPU。下载后进入branches/or1200_rel3/rtl/verilog这个目录,可以找到OR1200的所有Verilog源代码文件。其顶层文件是or1200_top.v,利用这个文件我们得出OR1200的各个模块的连接关系如图1.6所示,其中各模块的说明如表1.4所示。这里将顶层模块称之为OR1200_TOP。在本书的光盘中有一个详细的连接关系图,文件名为or1200_top.vsd,请使用VISIO打开。图1.6就是依据or1200_top.vsd绘制的简化版本,但在其中也明确的展现了OR1200中各个模块的连接关系,比如从图1.6中可以发现MMU与Cache之间要经过QMEM,还可以清晰的观察到OR1200采用的是Harvard结构。