OpenCores 介绍

---

---

关于 OpenCores

OpenCores是一个开源的硬件项目网站，里面有很多利用Verilog、VHDL、SystemVerilog 等硬件描述语言建模/设计的项目，适合FPGA和ASIC开发。好多熟悉FPGA设计、ASIC芯片设计、验证等方向的朋友应该对这个网站都比较熟悉。这个网站里面有很多硬件项目分类，包括：Arithmetic core、Prototype board、Communication controller、Coprocessor、Crypto core、DSP core、ECC core、Library、Memory core、Processor、System on Chip、System on Module、System controller、Testing / Verification、Video controller、Other、Uncategorized。

账号注册

OpenCores里面的项目虽说是开源项目，但是想获取源代码，还是要有账号才可以。但是由于此网站是国外网站，在注册的最后一步，submit 无法点击。这里用的是google的recaptcha人机验证，需要连接google recaptcha服务器，国内不能直接连接。所以需要在浏览器安装插件 Google Replacer扩展插件。具体可参考如下回答（第一条），亲测可用：

opencores是不是不能注册了？

第一步：

 第二步：

第三步：

 第四步：

我自己使用的扩展是：

 注册结束，提交之后，账号会进入审核期，1~2天时间。会通过邮件通知。顺利里的话就可以得到通过审核的账号。就可以下载网站上对应的开源项目。

从这里开始~

有了账号可以下载项目源码就可以挑自己喜欢的项目进行代码学习，思路学习，架构学习等。不管是新手还是老司机都会收益良多。我也是从本系列的下篇博文开始以博客的形式记录自己的学习过程记录自己的感悟和思考。好了，大家一起加油吧！