Scan chain提高覆盖率

跑完tmax后,会出来一份这样的报告,首先需要看懂这份报告。

其中覆盖率的计算是DT和UD的faults除以total的faults.如图(57244+144)/58628=97.8338%.和报告相对应。

官方的计算公式如下:(PS: 有点复杂,看不太懂)

这不是重点,重点是要搞清楚各个faults的含义,即DT,PT,UD,AU,ND都代表什么?

使用命令:

set_faults -summary verbose

run_atpg -auto

可以查看更详细的fault分类:

1. DT :

DS 

DI

2.PT  :

AP 

NP

3.UD

UU

UO

UT

UB

UR

4. AU

5.ND

NC

NO

使用命令write_fault xxx -class au 输出有哪些au的电路,方便用来进行debug。

--代表与前面的fault等价.

故障等价:(PS:这个还没有理解是什么意思)

最后想要提高覆盖率一般的操作方式是:

1.将数字部分的输入用mux切到寄存器的输出。

2.数字部分的输出尽可能少的mux到固定值。

3.将数字部分组合逻辑的输出放到寄存器中,DC综合时将这个寄存器设置为don‘t touch。

另外再对scan 仿真debug时,由于一般生成所有pattern时,仿真会很慢,为了debug我们只需要看几个pattern,tmax在生成pattern时用命令

write_patterns  ./xxx.stil -format stil -serial -replace -first 0 -last 3

即从pattern0 开始生成3个pattern,这样debug起来会很快。

在设计测试中,DFT(Design for Testability)是一种技术方法,旨在为集成电路设计提供更好的可测试性和可靠性。以下是DFT的主要方法的解释: 1. Scan(扫描链):Scan是一种用于测试集成电路的技术。它通过在设计中插入一系列可编程的扫描链,将电路中的寄存器连接成一个长的移位寄存器链(Scan Chain)。通过扫描链,可以在测试模式下以串行方式读取和写入寄存器的状态,从而方便测试电路中的各个寄存器。 2. Memory BIST(Built-In Self-Test):Memory BIST是一种内建自测技术,专门用于测试集成电路中的存储器(如RAM、ROM等)。它通过在设计中内置一个自测模块,可以在芯片上自动进行存储器的测试。Memory BIST能够生成测试数据、进行测试和检测错误,而无需外部测试设备。 3. Logic BIST(Built-In Self-Test):Logic BIST是一种内建自测技术,用于测试集成电路中的逻辑电路部分。它通过内置一个自测模块,在芯片上实现逻辑电路的自动测试。Logic BIST能够生成测试向量、进行测试和检测错误,而无需外部测试设备。 4. ATPG(Automatic Test Pattern Generation):ATPG是一种自动生成测试模式的技术。它通过利用设计的逻辑信息和时序约束,在设计中自动生成测试向量来覆盖设计的各个故障模式。ATPG能够帮助设计工程师生成高覆盖率的测试模式,以检测和诊断设计中的故障。 这些DFT方法的目标是增加设计的可测试性,提高测试效率,减少测试成本,并确保集成电路的质量和可靠性。不同的方法可以根据实际需要进行选择和应用。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值