design for test 基础知识

以下是设计测试的一些基础知识和概念：

1.可测试性设计原则：可测试性设计原则是在设计阶段考虑测试需求的基本准则。它包括使用合适的设计结构、寄存器插入、扫描链和观察点等，以便有效地进行测试。

2.扫描链：扫描链是一种设计结构，用于在电路中插入可编程的观察和控制逻辑。它可以通过将数据从输入进入电路，然后从输出链出，实现对内部节点的可测试性。

3.故障模型：故障模型是在测试中用于描述和识别故障的抽象表示。常见的故障模型包括卡脚故障、短路故障和开路故障等。了解不同的故障模型有助于设计适当的测试方法。

4.测试模式生成：测试模式生成是根据故障模型生成测试向量的过程。它涉及使用测试生成工具和算法来生成能够激活和检测到故障的输入序列。

5.测试压缩：测试压缩是一种技术，用于减少存储和传输测试数据的开销。它允许在测试过程中使用较少的测试模式，同时仍能有效地检测到故障。

故障覆盖率：故障覆盖率是评估测试质量的指标之一。它衡量测试集合能够检测到设计中存在的故障的程度。常见的故障覆盖率指标包括语句覆盖率、分支覆盖率和条件覆盖率等。

自动化工具：在进行设计测试时，可以使用各种自动化工具来辅助测试生成、模拟和验证等任务。这些工具可以提高测试效率并减少人为错误。

可测试性设计原则

可测试性设计原则是在设计阶段考虑测试需求的准则，旨在提高集成电路（IC）的可测试性和可靠性。以下是一些常见的可测试性设计原则：

观察性（Observability）：确保设计中的内部节点能够被准确地观察和测量。这可以通过添加观察点、扫描链（Scan Chain）或其他测试访问机制来实现。

可控性（Controllability）：确保设计中的内部节点能够被准确地控制和操纵。这可以通过添加控制逻辑、寄存器插入或其他测试控制机制来实现。

隔离性（Isolation）：确保测试过程中的信号和故障不会对其他部分产生干扰。这可以通过引入适当的隔离电路、电源管理和时序控制来实现。

扩展性（Extensibility）：确保设计中的测试功能可以轻松地扩展和适应不同的测试需求。这可以通过使用模块化设计、可配置的测试资源和灵活的测试接口来实现。

简化性（Simplicity）：确保设计中的测试逻辑和测试结构保持简单和清晰。这有助于降低测试复杂度、提高测试效率，并减少设计中可能引入的错误。

可组合性（Composability）：确保设计中的测试结构和测试方法可以方便地组合和重用。这有助于减少测试开发时间，提高测试效率，并促进测试方法的标准化。

可扩展性（Scalability）：确保测试方案可以应对不断增长的设计复杂性和测试需求。这可以通过使用高级测试方法、测试压缩技术和自动化测试工具来实现。

以上原则可以帮助设计人员在设计阶段考虑测试需求，并采取相应的措施来提高集成电路的可测试性。通过遵循这些原则，可以减少测试的难度和成本，提高测试覆盖率，并确保设计的可靠性和稳定性。

扫描链

扫描链（Scan Chain）是一种常用的测试技术，用于增强集成电路（IC）的可测试性。它通过在设计中插入一组可编程的观察和控制逻辑，允许对内部节点进行访问和测试。以下是关于扫描链的一些基本概念和原理：

设计结构：扫描链由多个触发器（Flip-Flop）组成，形成一个级联的链状结构。每个触发器都有一个输入（Data In）和一个输出（Data Out）。

测试模式：通过扫描链，可以将测试模式（包括输入和期望输出）加载到IC中。这些测试模式会在触发器链中传递，直到达到所需的观察点，然后可以读取和验证输出结果。

扫描输入/输出：扫描链有两个重要的信号：扫描输入（Scan In）和扫描输出（Scan Out）。扫描输入用于将测试模式加载到触发器链中，扫描输出用于读取观察点的结果。

操作模式：扫描链可以处于两种模式下：扫描模式（Scan Mode）和功能模式（Functional Mode）。在扫描模式下，触发器链被锁定，可以传递和捕获测试模式。在功能模式下，触发器链工作在正常的逻辑功能模式下。

边界扫描：边界扫描是扫描链的一种常见形式，它将外部输入和输出引脚与扫描链相连，以实现对边界逻辑的测试。边界扫描允许通过扫描链控制输入和读取输出，从而简化测试过程。

扫描链技术的优点包括：

提高了可测试性：通过扫描链，可以访问到通常难以触及的内部节点，提高了测试的可达性和可覆盖性。
简化了测试模式的加载：通过扫描链，可以直接加载和传递测试模式，减少了测试数据的存储和传输开销。
支持故障诊断和调试：通过在扫描链中插入观察点，可以方便地诊断和定位故障。
可重用性：扫描链的设计结构和方法可以在不同的设计中重复使用，提高了测试方法的可扩展性和效率。
需要注意的是，扫描链技术需要在设计阶段进行适当的修改和优化，以确保设计的可测试性。在实际应用中，扫描链通常与其他测试技术和方法结合使用，以实现全面的测试覆盖和故障检测。

隔离性

隔离性在设计测试中是一个重要的概念，它涉及确保测试过程中的信号和故障不会对其他部分产生干扰。以下是关于隔离性的一些要点：

1.电源隔离：在设计中使用适当的电源隔离措施可以防止测试过程中的电源噪声传播到其他部分。这可以通过使用独立的电源线、电源滤波器和稳压器等方法实现。

2.时序隔离：确保测试时序与正常的操作模式隔离开来。这可以通过引入专用的时序控制逻辑、时钟选择器和时钟分频器等实现，以保证测试过程不会影响正常的时序操作。

3.信号隔离：保证测试信号不会对其他部分的信号产生干扰或干扰。这可以通过适当的信号缓冲器、驱动器和隔离器来实现，以确保测试信号的准确性和稳定性。

4.数据隔离：确保测试数据不会对其他部分的数据产生干扰或干扰。这可以通过适当的数据选择器、数据缓存和数据隔离器等方法来实现，以保证测试数据的完整性和准确性。

5.测试资源隔离：确保测试资源的使用不会与正常操作模式中的资源冲突。这可以通过使用专用的测试模式选择器、测试资源分配器和资源保护机制来实现，以确保测试资源的可用性和可靠性。

通过保持隔离性，测试过程可以在不影响正常操作的情况下进行，从而确保测试的准确性和可靠性。同时，隔离性还可以减少测试过程中可能引入的不必要的故障和干扰，提高测试的效率和可重复性。

需要在设计阶段考虑和实施适当的隔离性措施，以确保测试的准确性和可靠性。这涉及到仔细分析和评估测试需求，并相应地应用合适的设计方法和技术来实现隔离性。

故障模型

故障模型是在设计测试时用于描述和模拟可能发生的故障类型和故障行为的概念。它提供了一种系统化的方法来识别和表示可能存在的故障，以便设计相应的测试方法和策略。

以下是一些常见的故障模型：

1.卡诺故障模型（Stuck-at Fault Model）：该模型假设在逻辑门输出和输入线上可能出现悬停故障，即假设某些线路会被固定为高电平或低电平。这是一种简化但广泛使用的故障模型。

2.传输故障模型（Transition Fault Model）：该模型考虑了逻辑门中的过渡故障，即信号在从一个稳定值过渡到另一个稳定值的过程中出现的故障。

3.路径故障模型（Path Delay Fault Model）：该模型考虑了信号在电路中传输的延迟故障，即信号到达目标节点所需的时间超过了预期的时间。

4.冗余故障模型（Redundancy Fault Model）：该模型涉及到冗余电路中可能出现的故障，例如多余的逻辑门或冗余的存储单元。

5.功耗故障模型（Power Fault Model）：该模型考虑了功耗相关的故障，例如电源供应异常、功耗过高或功耗异常的情况。

6.内存故障模型（Memory Fault Model）：该模型用于描述内存单元中可能出现的故障，例如存储单元读取错误、写入错误或地址线故障。

这些故障模型提供了一种方法来描述和分类可能存在的故障，并为设计测试方法和策略提供指导。在设计测试时，通常会选择适当的故障模型，并考虑如何生成和检测这些故障，以实现高覆盖率和有效的故障检测。

测试模式生成

测试模式生成是设计测试时的一个重要步骤，它涉及生成一组测试模式，用于对目标电路进行测试并检测可能存在的故障。

下面是一些常用的测试模式生成方法：

1.随机模式生成：使用随机模式生成算法生成一组随机的输入模式。这种方法简单快速，但通常无法提供高覆盖率的测试。

2.伪随机模式生成：使用伪随机模式生成算法生成一组基于特定种子的模式。这种方法可以提供较好的测试覆盖率，并且可以通过调整种子来生成多组不同的测试模式。

3.确定性模式生成：使用特定的算法和规则生成一组确定性的模式，以达到特定的测试目标。例如，使用迭代模式生成算法可以生成一组模式，逐渐增加测试覆盖率。

4.模式压缩：生成大量测试模式可能导致测试数据量过大，而在实际测试中不可行。因此，可以使用模式压缩算法，将生成的模式进行压缩和优化，以减少存储和传输开销。

5.模式扩展：在生成的测试模式中，可以添加特定的模式扩展序列，以增加测试的多样性和覆盖率。例如，使用序列重复、序列反转等方法扩展模式。

6.故障注入：除了生成正常的测试模式外，还可以通过故障注入技术在模式中引入特定的故障，以检测电路对故障的响应和容错能力。

在实际的测试过程中，常常会结合使用多种模式生成方法，以获得更好的测试覆盖率和效果。根据具体的测试需求和电路特性，选择适当的测试模式生成方法是关键的。

测试压缩

测试压缩是一种在设计测试时用于减少测试数据量的技术。它可以有效地降低测试数据的存储和传输开销，并提高测试的效率和成本效益。

以下是一些常见的测试压缩技术：

1. 压缩编码：使用压缩编码算法对测试数据进行压缩。常见的压缩编码算法包括霍夫曼编码、算术编码、字典编码等。这些算法可以通过识别和利用测试数据中的统计特性，将重复出现的模式或频繁出现的数据进行编码和压缩。

2. 字典压缩：使用字典压缩算法对测试数据进行压缩。字典压缩算法基于事先构建的字典，将测试数据中的重复模式替换为字典中的索引或缩写。这样可以有效地减少测试数据的长度和存储空间。

3. 模式压缩：利用测试模式之间的重复性和冗余性进行压缩。模式压缩技术可以检测和删除测试模式中的重复序列，或者使用更简洁的表示形式来表示模式。这样可以大幅减少测试数据的数量和存储需求。

4. 预处理压缩：在测试之前对待测电路进行预处理，以减少测试数据的数量和复杂性。预处理压缩技术可以通过重新编码电路的输入输出关系、简化电路结构或引入特定的编码逻辑来实现。

5. 故障模式压缩：对故障模式进行压缩，以减少故障模式集合的规模和存储需求。故障模式压缩技术可以通过识别和利用故障模式之间的相似性和重复性来实现。

测试压缩技术的选择和应用取决于具体的测试需求和电路特性。它们可以在设计测试方案时用于减少测试数据量、提高测试效率，并降低测试成本。

故障覆盖率

故障覆盖率是衡量测试质量和测试效果的一个重要指标，它表示在测试过程中成功检测到的故障占总故障数的比例。较高的故障覆盖率意味着测试集合能够更全面地覆盖目标电路中可能存在的故障，从而提高故障检测能力。

以下是一些常见的故障覆盖率指标：

1.卡诺覆盖率（Stuck-at Fault Coverage）：衡量成功检测到卡诺故障的比例，即被测电路中悬停故障（如固定为高电平或低电平）的覆盖率。

2.过渡覆盖率（Transition Fault Coverage）：衡量成功检测到传输故障的比例，即被测电路中信号过渡过程中出现的故障的覆盖率。

3.路径覆盖率（Path Coverage）：衡量成功检测到路径故障的比例，即被测电路中路径延迟超过阈值的故障的覆盖率。

4.条件覆盖率（Condition Coverage）：衡量成功检测到条件语句中各种条件的组合的比例，即被测电路中各种条件情况的覆盖率。

5.决策覆盖率（Decision Coverage）：衡量成功检测到每个决策路径的比例，即被测电路中每个条件语句的每个分支都至少执行一次的覆盖率。

6.路径切换覆盖率（Toggle Coverage）：衡量成功检测到电路中状态切换（如寄存器、触发器等）的比例，即被测电路中每个状态切换都至少执行一次的覆盖率。

提高故障覆盖率可以通过优化测试生成算法、增加测试模式数量、应用更复杂的测试方法和技术等手段来实现。选择合适的故障覆盖率指标和相应的测试策略，可以提高测试的全面性和准确性，从而增强电路的可靠性和可测试性。

MBIST

MBIST（Memory Built-In Self-Test）是一种内建自测技术，用于集成电路中存储器单元的测试。通过在芯片中嵌入专门的测试电路和逻辑，MBIST技术可以自动生成和执行存储器的测试模式，以检测和诊断存储器单元中的故障。以下是一些关键的特点和优势：

自测试能力：MBIST技术使芯片具备自测试的能力，无需外部测试设备或专门的测试模式生成。它能够自动执行测试模式，捕捉存储器的故障信息，并生成测试结果。

高覆盖率：MBIST技术可以生成多种测试模式，涵盖各种存储器故障模式，包括单元故障、列故障、行故障和交叉故障等。这样可以提高存储器测试的覆盖率，确保故障能够被有效地检测到。

低成本：MBIST技术可以减少外部测试设备和测试程序的需求，降低测试成本。同时，由于测试由芯片内部电路执行，减少了测试时间和测试数据传输的开销。

灵活性：MBIST技术可以针对不同类型和规模的存储器进行配置和定制。可以根据需求选择适当的测试模式和参数，以适应不同的存储器架构和工作条件。

可集成性：MBIST电路可以与其他测试和诊断电路集成在一起，例如扫描链（Scan Chain）和边界扫描（Boundary Scan）等。这样可以构建完整的测试解决方案，实现全面的集成电路测试。

MBIST技术在集成电路设计中扮演着重要的角色，可以有效地测试和诊断存储器单元的故障。它提供了自测试能力、高覆盖率、低成本、灵活性和可集成性等优势，为芯片制造商和设计人员提供了可靠的存储器测试解决方案。