【FPGA】工程项目创建

一、创建工程文件夹

1.doc用于放置设计说明、系统框图、设计思路等文件
2.ip用于放置ip核文件
3.prj/par用于工程创建的路径
4.rtl/src用于存放源文件，也就是放自己写的Verilog程序
5.sim/tb用于存放仿真文件

二、Quartus创建工程

1.我用的Quartus18.1版本如下图点击1.File→2.New Project Wizard

2.在此窗口1选择工程文件路径→2命名工程名→3工程的顶层名→4Next

3.直接点击Next

4.在此窗口1可以直接添加已经编写好了的Verilog.v文件，在这里我们没有编写好的.v文件夹直接2Next

5.在此窗口我们可以根据1芯片型号2芯片引脚3芯片速度等级找自己需要的芯片，我这里选择的是EP4CE6F17C8，点击4Next

6.选择1仿真软件，点击2Next
7.在最后我们可以看到我们的1工程路径2工程名3模块顶层名4芯片型号5芯片名6仿真软件7电压8工作温度，点击9Finish完成工程的创建

8.工程创建完界面

三、扩展

1.在编写Verilog程序可以在Visual Studio Code软件上创建文件夹和.v文件，在Visual Studio Code上将Verilog程序编写好再添加到工程中在使用Quartus进行编译仿真，这完全是看个人习惯选择