VCS的 -ntb_opts 的问题

最新推荐文章于 2024-09-01 23:56:06 发布
最新推荐文章于 2024-09-01 23:56:06 发布
阅读量5.2k 收藏 8
点赞数
分类专栏： synopsys
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/limanjihe/article/details/52275270
版权
[求助] 请教个vcs命令-ntb_opts的问题
怎样
在跑别人的例子时，别人的makefile的vcs命令都有
-ntb_opts dtm 或者 -ntb_opts rvm
使用vcs -help没有查到dtm 和rvm的介绍
有些例子使用dtm的时候 编译的时候提示“vmm.sv”找不到
改为rvm又提示类之外不可以定义类
这种情况要怎样解决呢？除了使用dtm将文件里面包括“vmm.sv”改为绝对路径的vmm.sv

@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@


查VCS 帮助手册可以查到这两个用法
类之外不可以定义类没有添加 -ntb_opts dtm（提示应该是类的task不能在class外实现）
编译的时候提示“vmm.sv”找不到 没有添加 -ntb_opts rvm


要统计功能覆盖率（group coverage），好像就要加上这个参数，负责是不会产生功能覆盖率信息的


RVM 是Reference Verification Methodology 


-ntb_opts dtm+rvm

limanjihe
关注
专栏目录
VCS命令详解(二):仿真命令
heiguang2005的专栏
05-17 3563
指定./simv.vdb/scov/results.db和./simv.vdb/reports/ova.report文件的替代名称或位置和名称。使得能够显示跟踪信息只有当VCS约束求解器无法计算的溶液中，通常是由于不一致constraints.When选项的值是2的模式中，分析缩减到最小的一组不一致的限制，从而有助于调试处理。用于输入+ vcs + flush + log，+ vcs + flush + dump和+ vcs + flush + fopen所有三个选项的快捷方式选项。还报告从未触发的断言。
VCS基本操作命令
Grady
01-17 2万+
FBI Warning：一切以vcs user guide为准。 1、VCS仿真流程 Step1: Compliation Verilog Code （cpu.v）—— simv （Simulation Executable） Step2: Simulation simv —— FSDB Files （VPD Files / VCD Files） 后续可以用Verdi Debug。 2、VCS仿真模式 2.1 vcs仿真的2个步骤： 代码编译：如 vcs cpu.v 仿真运行：如 simv 或者通过-R选项
UVM_覆盖实例
dcxc6778的博客
03-02 1354
UVM_覆盖实例
Makefile中常用vcs仿真命令及含义
Mr.翟的博客
06-26 1万+
文章目录一、编译常用-sverilog —— 编译支持SystemVerilog语法+v2k —— 编译支持Verilog—2001语法-timescale=/ —— 添加仿真时间单位、精度；-debug —— （对应TB中的$vcdpluson加载波形函数）使能DVE、VERDI波形调试和UCLI命令行调试等；-debug_all —— 使能所有的debug调试功能；-debug_pp —— 同-debug_all，但是更加节约资源；-ntb_opts —— 常用参数uvm，-ntb_opts uv
VCS仿真命令详解 1
heiguang2005的专栏
05-17 4983
可以在任何模块或文件中指定的模块上的指定信号上进行过滤。2禁用在celldefine编译器指令定义的所有模块中或在用-v或-y编译时选项指定的库中定义的所有模块中记录网络和寄存器的转换时间以及网络和寄存器的值，无论这些库中的模块是否在`celldefine编译器指令是否存在。-cm_hier ：在为行，条件，FSM或翻转覆盖率进行编译时，指定一个配置文件，该文件指定模块定义，源文件或模块实例及其子层次结构，您希望VCS从覆盖范围中排除它，或者将其作为为覆盖而编译的设计的唯一部分。
makefile命令整理
南国之邱
02-03 7602
+ INCDIR +目录+添加包括文件夹 -P  pli.tab定义PLI的列表（表）文件 + V2K使用推荐的标准 -y定义的Verilog的库 -notice显示详尽的诊断信息 + nospecify不对SPECIFY模块进行时序检查和路径延时计算 + notimingcheck不进行时序检查，但是还是把路径延时加入仿真中 -location显示完整路径VCS安装这个平台。 -
-ntb_opts svp
07-28
- *1* *2* [VCS的 -ntb_opts 的问题](https://blog.csdn.net/limanjihe/article/details/52275270)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_...
【UVM】--测试平台搭建过程及遇到的问题解决方法
huxixi_2的博客
10-27 885
uvm仿真遇到的问题及解决方法
在vcs中用uvm的makefile
Huang_MJIC的博客
04-24 5911
UVM_VER = uvm-1.1 UVM_SUB_VER = d UVM_HOME = /apps/uvm VCS = vcs VCS_OPTS = -sverilog +acc +vpi -timescale=1ns/1ns $(EXTRA_VCS_OPTS) .PHONY: clean vcs vcs_debug vcs_std default: ...
Error-[DPI-DIFNF] DPI import function not found
Grady
09-15 5428
1、问题：vcs运行simv时出现uvm_glob_to_re不存在错误 Error-[DPI-DIFNF] DPI import function not found /pub/tools/synopsys/vcs_2020.03_sp2/etc/uvm-1.1/base/uvm_resource.svh, 390 The definition of DPI import function/task ‘uvm_glob_to_re’ does not exist. Please check the sta
VCS简明使用教程
09-04
VCS简明使用教程：编译，仿真，调试，覆覆盖率分析...等
【数字IC验证进阶】VCS编译SV/UVM常见错误总结
悟已往之不谏 知来者之可追
05-20 4184
【数字IC验证进阶】VCS编译SV/UVM常见错误总结
vcs编译systemverilog遇到的坑
dragon678的博客
03-04 2844
后来发现，需要添加 -ntb_opts uvm参数，表示引入UVM包，不然报错。后来发现应该缩写，改为uvm_pkg，但是仍然报错。
常用vcs仿真命令及含义
sinat_41774721的博客
05-21 4330
命令 含义 -sverilog 编译支持SystemVerilog语法 +v2k 编译支持Verilog-2001语法 -timescale=<time_unit>/<time_precision> 添加仿真时间、精度 -debug 使能DVE、VERDI波形调试和UCLI命令行调试等 -debug_all 使能所有的debug调试功能 -debug_pp 同-debug_all，但是更加节约资源 -ntb_opts 常用参数uvm，-ntb_...
[vcs] seed 產生
lbt_dvshare的博客
01-04 7770
testbench一切随机变量都是和vcs的 +ntb_random_seed 变量相关。这个option的值相当于所有random var的种子，有几种比较差的做法： 1. 从一个固定数开始递增或递增， 这样，seed之间相差不大，testbench中的随机数其实变化不是特别大，所以达不到很随机去验证的目的。如果有10个rand int var， seed =1 和seed = 2两次仿真的结束...
vcs+verdi+uvm单步调试及查看所有phase的运行状态
weixin_42764060的博客
12-17 1926
vcs+verdi联合仿真中的单步调试
【个人笔记】VCS工具与命令
最新发布
Hide_in_Code
09-01 1939
VCS 要进行simulate，有 two-step flow 和 three-step flow 两种方式。内容先compile，再simulate特点：仅支持 verilog HDL 和 SV. （对我已经enough了)理解compile是构建design的实例层次，得到一个可执行的二进制文件simv，用于后续仿真；simulate是进行具体的仿真。内容先analysis，然后elaboration，再simulate.特点：用于VHDL和verilog两个混合design的仿真。理解。
SYNOPSYS VCS常用命令使用详解
热门推荐
菜头
10-24 5万+
VCS对verilog模型进行仿真包括两个步骤： 1. 编译verilog文件成为一个可执行的二进制文件命令为：vcs source_files 2. 运行该可执行文件：./simv 类似于NC, 也有单命令行的方式：vcs source_files -R -R 命令表示, 编译后立即执行。 vcs常用的命令选项如下： -cm line|cond
VCS仿真与调试
Holden_Liu的博客
02-09 3万+
-cc指定C编译器，默认使用
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值