在逻辑设计中,通常会用到异步FIFO,异步FIFO控制器是经典的异步信号传输的范例,通过FIFO控制器与异步双端口RAM的组合实现数据的从一个时钟域到另一个时钟域的传输。在IC设计/FPGA设计中,可以通过designware或其他IP生成器可以例化相关设计,但是如何设计一个适合系统的异步fifo控制器,不依赖其他IP,是本文所讨论的重点。
上图所示:FIFO由fifo控制器生成,FIFO控制器为逻辑生成,而RAM可使用memory complier生成。对于异步FIFO控制器,最重要控制的两个信号就是满与空,其他信号都产生机理都可以此类推, 如何产生这两个信号?下面就引出了平行宇宙的追逐故事。
平行宇宙的追逐故事,假设存在存在两个平行宇宙(PUSH和POP),平行宇宙上有两个人(W和R),这两个人都沿着平行宇宙的圈在追逐,但是有一个规则:
(1)R不能超过W。
(2)W不能超过R的对角线。
如上图所示,W和R就可以一直沿着所制定的规则进行追逐游戏,总是W先跑,R在后面追,W超不过R半圈,R不能超过W。
但是存在一个问题,W和R在两个平行宇宙中,W不知道R现在的位置,R也不知道W现在的位置,因此W和R需要知道彼此的位置,才能按照预设的规则运行。
因此W位置和R的位置需要通过一种机制传输到对面的宇宙上。这个位置分别就是W_b 和R_b; 因此,上述规则变成了,R不能超过W_b和W不能超过R_b的对角线。如果W跑到了R_b的对角线,则这种事件叫做满(FULL),而如果R跑到W_b的位置,则这种事件叫做空(empty)。W和R分别叫做读指针和写指针。因此,异步FIFO的机制就类似上述的平行宇宙的追逐关系。
上图所示:若W跑到R_b的对面,则为full,此时RAM中存储N的深度;若R赶上W_b,则RAM中存储深度为0.则为empty。
那如何在平行宇宙PUSH和POP之间传递W和R当前位置的信号?答案如下:
需要将先讲W转换成格雷码W_gray=(W^(W>>1)),然后将将W_gray码寄存两拍,然后将寄存两拍后数据W-_gray_d2转换成二进制的(W_b)(具体装换方式见代码实现),通过上述操作,则我们得到的W_b, 此时能够保证 W_b ≤W ,同样以此类推得到R_b;此时能够保证在跨时钟域操作中,因为格雷码每次只变化1bit,因此跨时钟域采样时要么变化1bit,要么不变化。因此保证W在变化时(例如W+1),要么W_b的状态保持不变(为W),要么为(W+1),而不会是其他状态。
综上:我们就可以设计一个FIFO控制器,通过比较读指针和写指针以及读指针和写指针异步同步信号(W_b,R_b),可以产生空满状态,以及其他控制状态,从而实现异步时钟域的数据的传输。
另外:如果需要数据在还没有POP读出时,就首先在dout端口上(frist word full through ),即在非空状态下,输出最早写入的值,读信号有效是,读信号与读数据同一拍。则需要RAM的读数据提前读出值来,即在非空标示的前一拍,为空时,就提前将数据读出,并且在非空时,要将读地址+1;详细见代码所示;
如果写数据位宽与读数据位宽不匹配,假如为整数关系,则也可以用上述模型来实现,只不过W和R的平行宇宙的大小按比例缩小或放大即可,其相位关系不变。
附录:fifo控制器源码:
//=================================================================
//MODULE NAME :async_fifo_ctrl
//FUNCTION : fifo fucntion
// : 1,transmit data cross asynchronouc clock domain
// : 2,generate control signal, empty/full and so on;
// : 3,support first word down through.
// AUTHOR : lihui_140601 @163.com
// modify info : v1.0 build this module,10/30/15
//=================================================================
module async_fifo_ctrl(
push_clk,
push_rst_n,
pop_clk,
pop_rst_n,
push,
push_din,
pop,
pop_dout,
push_full,
pop_empty,
push_almost_full,
pop_almost_empty,
push_progfull,
pop_progempty,
push_cnt,
pop_cnt,