Xilinx FPGA电源设计与注意事项

1 引言

随着半导体和芯片技术的飞速发展，现在的FPGA集成了越来越多的可配置逻辑资源、各种各样的外部总线接口以及丰富的内部RAM资源，使其在国防、医疗、消费电子等领域得到了越来越广泛的应用。当采用FPGA进行设计电路时，大多数FPGA对上电的电源排序和上电时间是有要求的，所以电源排序是需要考虑的一个重要的方面。通常情况下，FPGA供应商都规定了电源排序、上电时间的要求。因为一个FPGA所需要的电源轨数量会从3个到10个以上不等。通过遵循推荐的电源序列，可以避免在启动期间吸取过大的电流，同时又可以防止器件受损坏。对一个FPGA的最小电路中的电源进行排序有多种方法。本文中主要以MP5650为例，来叙述把PGOOD引脚级联至使能引脚来实现排序。

2. 研发案例

今天分享的案例是以明德扬公司研发的K7核心板，命名为MP5650为例。MP5650采用XILINX Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器，在FPGA 芯片的HP 端口上挂载了4片DDR3存储芯片，每片DDR3 容量高达512M 字节，每片16bit组成64bit 位的数据位宽。1片128Mb 的QSPI FLASH 芯片用来静态存储FPGA 芯片的配置文件或者其它用户数据。核心板采用4个0.5mm间距120Pin 镀金连接器与底板连接，核心板四个脚放置了4个3.5mm固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震动的环境下稳定运行。核心板结构尺寸为65(mm)× 85(mm)。整个开发系统的结构如图1所示，实物图如图2所示。该板很适合高速数据通信；视频采集、视频输出、消费电子；机器视觉、工业控制；项目研发前期验证；电子信息工程、自动化、通信工程等电子类相关专业开发人员学习等领域及人群。

图1 核心板结构图