Allegro各属性说明如 Clines或者Cline Segs

                Groups(将1个或多个元件设定为同一组群)
                Comps（带有元件序号的Allegro元件）
                Symbols（所有电路板中的Allegro元件）
                Functions（一组元件中的一个元件）
                Nets（一条导线）
                Pins(元件的管脚)
                Vias（过孔或贯穿孔）
                Clines（具有电气特性的线段：导线到导线；导线到过孔；过孔到过孔） Conduct Line，就是电路图中的导线（即有net 名的），对应orcad里面的wire
                Lines（没有电气特性的线段：如元件外框）
                Shapes（任意多边形）
                Voids（任意多边形的挖空部分）
                Cline Segs(在clines中一条没有拐弯的导线)
                Other Segs(在line中一条没有拐弯的直线)
                Figures（图形符号）
                DRC errors（违反设计规则的位置及相关信息）
                Text（文字）
                Ratsnets（飞线）
                Rat Ts（T型飞线）

Allegro中元件封装时应对层的含义
Class/subclass
Etch/top 焊盘（铜皮）表层 （Etch是指软件中的走线及shape,综合是指铜皮。）
Etch/bottom 焊盘（铜皮）底层
Package geometry /Solder mask_top 阻焊表层
Package geometry /Solder mask_bottom 阻焊底层
Package geometry /Paste mask_top 钢网表层
Package geometry /Paste mask_ bottom 钢网底层
Package geometry/asseembly_ top； 装配 （加器件外形，用于器件装配参考）
Package geometry /silksereen_ top; 丝印 (加封装外形、PIN NO.脚标等)
REFDES/ silksereen _TOP; 丝印（位号）
REFDES/ asseembly _TOP; 装配（位号）
Device Type/ asseembly _TOP; 装配(对应原理图中的DEVICE值）
Device Type/Silksereen_TOP; 丝印（对应原理图中的DEVICE值）
Component Value/Silksereen_TOP 装配（对应原理图中的VALUE值）
Component Value / asseembly _TOP 丝印（对应原理图中的VALUE值）
Route keepout/top/bottom/all 禁止走线表、底、所有层（一般封装资料中提示的禁止布局的地方我们也直接用Route keepout）
Via keepout/top/bottom/all 禁止打孔表、底、所有层
Board geometry /Dimension 封装尺寸标注
PACKAGE GEOMETRY/PLACE_BOUND_TOP； 添加高度信息
添加高度值方法：EDIT—PROPERTIES—选择PLACE_BOUND_TOP—找到Package Height Max—在右边VALUE栏中填入高度值即可

route keepin与package keepin区别

设置允许布线区，Setup --> Areas --> RouteKeepin

Class:SubClass = Route Keepin:All

一般情况，RouteKeepin距离板框0.2mm(8mil)~0.5mm(20mil)

方法2：使用Z-Copy命令，Edit-Z-Copy

选择Class:SubClass=RouteKeepin:All，

Size选择Contract向内缩进，Offset填充20mil，

点击板框完成复制，此方法亦使用步骤7

7 设置允许元件摆放区，Setup --> Areas --> PackageKeepin