【FPGA】Quartus-II用三种方式实现D触发器

一、在Quartus-II中自己用门电路设计一个D触发器及仿真

1、创建工程

File->New Project Wizard
选择存储路径和工程名称

选择芯片类型和型号

项目整体信息：

File->New

选择4个nand2

选择一个not

整体效果：

选择合适的线将其连接
整体效果如下：

保存并编译：

2、编译原理图文件

选择Tools->Netlist Viewers->RTL Viewer

效果如下：

3、创建vwm格式波形文件

new->University Program VWF

选择Edit->Insert->Insert Node or Bus

添加Node or Bus


选中CLI，产生时钟信号

选择D，C，Q信号，进行编辑 双击对应部分，对value进行修改

4、仿真结果

二、在Quartus-II中直接调用一个D触发器及仿真

1、创建工程

File->New Project Wizard
选择存储路径和工程名称

选择芯片类型和型号

项目整体信息：

2、调用D触发器

File->New->Block…

按照下图连接：

编译：

查看硬件电路图

3、时序仿真结果

三、在Quartus-II中用Verilog语言写一个D触发器及仿真

1、编写Verilog文件

编写Verilog文件

代码:

//VOL_chufaqi是文件名
module VOL_chufaqi(d,clk,q);
    input d;
    input clk;
    output q;

    reg q;

    always @ (posedge clk)//我们用正的时钟沿做它的敏感信号
    begin
        q <= d;//上升沿有效的时候，把d捕获到q
    end
endmodule

编译结果：

2、查看生成的电路图

3、仿真效果