1.wafer
半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片,在这个半导体的基础之上,建立了许多独立的单个的电路。主流的8寸或12寸wafer以notch(凹槽)作为角度参考,进而建立坐标以标记每一颗die的物理位置。在notch附近一般还有lot id等标记wafer的身份信息,以回溯生产和流转。
2.Die
一片晶圆上这种单个的电路被称为die,它的复数形式是dice。每个die都是一个完整的电路,和其他的dice没有电路上的联系。die与die之间存在间隙,成为切割道,通过一整套完整的晶圆切割工艺,wafer被分割成die,按测试结果挑出需要后续测试的die进行封装。
3.CP测试
当制造过程完成,每个die都必须经过测试。测试一片晶圆称为"Circuit probing"(即我们常说的CP测试)。在这个过程中,每个die都被测试以确保它能基本满足器件的特征或设计规格书(Specification),通常包括电压、电流、时序和功能的验证。如果某个die不符合规格书,那么它会被测试过程判为失效(fail)。
4.探针台
测试wafer时,通常需要使用专门的测试设备,如探针台(probe station)。探针台是一种用于在晶圆上进行配合探针卡进行电路量测的设备,在测试过程中,探针工作站会将探针与晶圆上的每个die进行接触,以进行电性测量。通过测试仪器的控制,可以在每个die上应用不同的电信号,然后测量其响应。这可以用于验证电路的功能性、性能参数的测量(如功耗、速度等),以及检测任何潜在的故障或缺陷。自动探针台或手动探针台只是配合探针为测试提供稳定的连接,其自身要配合其它测试设备才能完成测试,测试信号本身并不通过probe station,其与测试机的通信一般是GPIB或者LAN线缆实现,信号从测试机发出后通过线缆到达探针卡,针尖扎入某颗die上的pad,实现信号从测试设备到达被测die。
5. FT test
在一个Die封装之后,需要经过生产流程中的再次测试。这次测试称为“Final test”(即我们常说的FT测试)或“Package test”。在电路的特性要求界限方面,FT测试通常执行比CP测试更为严格的标准。芯片也许会在多组温度条件下进行多次测试以确保那些对温度敏感的特征参数。CP测试阶段由于测试线缆长度,探针卡以及探针等因素,能达到的理论测试精度较FT测试更低。
封装是将信号从die上的pad引入芯片引脚,从而插入socket与测试系统进行连接,偷来的图中在实验室阶段常用于ESD测试时使用DIP陶瓷封装,将die粘在管壳上,用金线将die上的pad和管壳上的pad连接,管壳上的pad与引脚是对应连接的。