第一次面试经历：集创北方数字IC前端面试（崩）总结

时间：2020年8月11日上午10点
公司：集创北方，做LED、LCD、OLED、AMOLED等显示器芯片的公司，应该主要是做显示驱动、图像处理、电源管理等这一块。
岗位：数字IC前端设计
城市：北京
形式：线上面试。感觉我俩是两个社畜，他说摄像头开不开都可以，我说那语音OK吗他说OK，于是直接语音问答。
项目经历：基于FPGA的车牌识别 & 先导存储器集成工艺开发（课题组） & 基于FPGA的贪吃蛇小游戏

第一次工作面试，反正是凉凉的，这时候准备还不足，前面都在复习项目没怎么刷过题。
过程如下：
自我介绍 1min

问题1
说出下面两个代码段所代表的电路，并指出它们的功能上的不同。

always@(posedge a or negedge b)begin
	if(~b)
		c<=1'b0;
	else
		c<=1'b1;
end

always@(*)begin
	if(~b)
		c<=1'b0;
	else if(a)
		c<=1'b1;
end

1是D FF 是时序逻辑，2构成了锁存器，是组合逻辑。

问题2
对锁存器的了解，它的优缺点
锁存器是对电平敏感的存储单元电路，可以在特定输入电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存。

优点：不依赖时钟，在一些低功耗无clock设计中，能够锁存状态；锁存器面积小；速度比FF快。
缺点：时序分析中出现锁存器的话会难以分析，极其复杂；组合逻辑易产生毛刺。

问题3
跨时钟域信号处理
单bit信号
快时钟向慢时钟：将快时钟展宽
（1）相差倍数较多，如50MHz->10kHz，用计数器数到5000，快时钟posedge clk后传输一次信号；
（2）相差不多倍数，如30MHz->10MHz，将信号用两个寄存器打慢两拍，再对data,data_reg1,data_reg2相或（但容易产生毛刺）
慢时钟向快时钟：打两拍
多bit信号
数据信号：FIFO
控制信号：握手信号

问题4
问题3中快时钟向慢时钟传输的方法（2），相或的结果易产生的毛刺怎么处理
相或的输出再用D FF打一拍就可以

问题5
车牌识别中摄像头时钟50MHz，LCD时钟33MHz，数据在FIFO里堆积，怎么处理的？
答：抽帧，舍弃了部分溢出数据

问题6
车牌识别的字符分割算法和形态学识别算法描述一下
很熟悉，很快答完。

问题7
项目中提到的工艺tape-out流程简述一下
自己专业技能，也比较简单，但是陈述的比较拉杂，显得不够系统。

问题8
linux系统和tckl脚本的一些问题，比较简单

问题9
对公司的了解
了解很有限，就知道有做显示驱动，自己写过VGA、LCD的RGB图像显示驱动，寥寥的说了几句

然后面试官很好，自己答不出来的问题都为我一一解答，最后为我介绍了下公司的基本业务，并问我对公司还有什么想问的，面试官是做指纹识别芯片的，我问一些图像处理的部门他没有怎么回答。

总结

1. 很多简历上的内容，项目亮点、算法、半导体工艺flow等，语言组织上准备不足，表述拉杂，后面会专门整理出一套Q&A。
2. 知识考核：跨时钟域处理、FIFO、毛刺竞争、latch/flipflop等等回答得很不系统，属于是平时敲代码的时候遇到过也知道怎么解决，但是疏于总结，需要多看看网上的帖子别人的总结。