FPGA可综合语句建立原则

最新推荐文章于 2023-05-03 16:59:45 发布
最新推荐文章于 2023-05-03 16:59:45 发布
阅读量192 收藏
点赞数 2
分类专栏： FPGA学无止境
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46498597/article/details/111026338
版权
FPGA学无止境 专栏收录该内容
57 篇文章 21 订阅 ¥99.90 ¥299.90
订阅专栏
本文介绍了FPGA的基本概念、Verilog HDL语言及其在FPGA设计中的应用，重点探讨了FPGA可综合语句建立的原则，包括避免使用initial、不限循环次数的语句，以及同步设计的重要性。此外，还强调了对变量赋值的规范，以确保设计的可综合性和正确性。
摘要由CSDN通过智能技术生成

1.1 FPGA可综合语句建立原则

1.1.1 本节目录

1）本节目录；

2）本节引言；

3）FPGA简介；

4）verilog简介；

5）FPGA可综合语句建立原则；

6）结束语。

1.1.2 本节引言

“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。

1.1.3 FPGA简介

FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步

了解本专栏 订阅专栏 解锁全文
宁静致远dream
关注
  • 2
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
FPGA设计中可综合的语法子集
08-04
可综合的语法是verilog可用语法里很小的一个子集，硬件设计的精髓就是力求用最简单的语句描述最复杂的硬件，这也正是硬件描述语言的本质。对于做RTL级设计来说，掌握好这些基本语法是很重要。
verilog 不可综合语句
08-04
建立可综合模型的原则 1. 不使用 initial。 2. 不使用 #10。 3. 不使用循环次数不确定的循环语句，如 forever、while 等。 4. 不使用用户自定义原语（UDP 元件）。 5. 尽量使用同步方式设计电路。 6. 除非是关键...
可综合的原则
Synthesize的专栏
12-22 624
建立可综合模型的原则    要保证Verilog HDL赋值语句的可综合性，在建模时应注意以下要点：    （1）不使用初始化语句。    （2）不使用带有延时的描述。    （3）不使用循环次数不确定的循环语句，如forever、while等。    （4）不使用用户自定义原语（UDP元件）。    （5）尽量使用同步方式设计电路。    （6）除非是关键路径的设计，一般不采用调用门级元件来描述设计的方法，建议采用行为语句来完成设计。    （7）用always过程块描述组合逻辑，应在敏感信号列表中列出所
FPGA | 可综合性设计
qq_45776815的博客
03-19 397
Verilog 主要用于数字电路设计的描述，但不是所有的描述方式都可以被综合成实际的硬件电路。例如一些用于仿真验证的关键字，属于仿真验证语言，只能在仿真时使用，不能被综合成电路，如系统任务 $dsiplay, initial 语句等。所以使用 Verilog 设计数字电路时，一定要注意电路的可综合性。testbench 可以随心所欲，只要能构造出需要的仿真激励条件即可。下面是一些记录所有综合工具都支持的结构所有综合工具都不支持的结构综合工具可能支持的结构。
深入浅出玩转FPGA阅读笔记（5）：可综合语法子集
tanfuz的博客
01-14 160
一、模块声明类语法 module…endmodule 二、端口声明类语法 input、output、inout 三、参数定义 parameter：用于定义一些常量 四、信号类型 wire、reg 五、比较判断 if …else case…default…endcase 六、循环语句 for 七、任务定义 task…endtask，通常用于组合逻辑电路。 module EXAMPLE (A, B, CIN, S, COUT); input [3:0] A, B; input CIN; output [3
FPGA数字系统设计（8）——可综合电路及状态机
qq_24213087的博客
08-25 2312
十大
我与FPGA的恋爱之赋值语句
07-21
### FPGA中的赋值语句详解 #### 一、引言 在数字电路设计领域，特别是针对FPGA的设计中，Verilog HDL作为一种重要的硬件描述语言，被广泛应用于各种硬件电路的开发过程中。其中，赋值语句是Verilog HDL中最基本的...
FPGA 工程师的要求
08-30
7. 同步设计原则：在FPGA设计中，避免时钟域间的潜在问题，如时钟偏斜和数据冒险，需要遵循同步设计原则。 8. 基本概念：深入理解建立时间、保持时间和流量（波特率）计算，延迟时间计算以及如何处理竞争冒险和消除...
华为fpga设计规范
08-29
设计时需考虑其是否能够被逻辑综合工具识别和转换，避免使用不可综合的结构，如循环、条件语句中的延迟、复杂的数学运算等。 #### 设计目录 建立清晰的设计目录结构，区分源代码、测试文件、综合脚本、仿真结果等...
FPGA学习笔记---Verilog HDL 可综合语句和不可综合语句汇总
HXYDJ的博客
09-09 3401
作为HDL语言，有两种基本的用途：系统仿真和设计实现。所有的HDL描述都可用于仿真，但并非所有的HDL描述都可综合。 一般综合工具支持的Verilog HDL结构 Verilog HDL结构 可综合性说明 module,macromodule √ wire,reg,integer 数据类型 √ parameter √ 端口类型说明 input,output,in...
verilog 可综合语句总结
08-15
要保证Verilog HDL赋值语句的可综合性，在建模时应注意以下要点：（1）不使用initial （2）不使用#10（3）不使用循环次数不确定的循环语句，如forever、while等 （4）不使用用户自定义原语（UDP元件）...等等。
Verilog可综合与不可综合语句汇总
04-17
Verilog可综合与不可综合语句汇总,讲得挺透彻的，值得一看
FPGA可综合风格代码
Serve it
04-09 776
＃1:当为时序逻辑建模，使用“非阻塞赋值”。＃2:当为锁存器（latch）建模，使用“非阻塞赋值”。＃3:当用always块为组合逻辑建模，使用“阻塞赋值”＃4:当在同一个always块里面既为组合逻辑又为时序逻辑建模，使用“非阻塞赋值”。＃5:不要在同一个always块里面混合使用“阻塞赋值”和“非阻塞赋值”。＃6:不要在两个或两个以上always块里面对同一个变量进行赋值。＃7:使用$stro...
关于FPGA设计中的一些小tip（1）
最新发布
supermecase的博客
05-03 682
记录FPGA学习过程中常用的一些知识！
FPGA中边沿触发和电平触发
weixin_30819085的博客
07-17 2433
边沿触发和电平触发基本就是触发器和锁存器的区别： 触发器是边沿触发，只有当时钟上升（或下降）的一瞬间，触发器会读取并锁存输入信号。输出信号仅在时钟信号上升（或下降）的一瞬间会发生变化。 锁存器是电平触发，只要使能（enable）信号处于高电平（或低电平），输出就会随着输入信号变化，直到使能信号变为低电平（或高电平）时，输出才会锁存，不再随输入变化。 本质上锁存器并不能叫触发，...
verilog 不可综合语句 总结 汇总(Z)
gioc的专栏
11-16 2709
总结的不错，原文作者虽是新手但很细致，http://hi.baidu.com/publiclass/blog/item/f9bf6f64bd1003f8f73654de.html（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand...
verilog中的综合与不可综合
u013131866的专栏
12-29 4345
非原创，原文：http://www.eefocus.com/initial_wei/blog/12-10/287444_c623b.html 1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor
可综合&不可综合
shengzhuzhu的专栏
06-09 9781
Verilog HDL和VHDL相比有很多优点，有C语言基础的话很容易上手。搜集了一些网上大神的经验总结和书上的例子，所以对于和我一样的初学者，这篇博客应该还是很有提高作用的，至于具体语法，任何一本书都讲的很详细。 0. HDL历史 HDL 是 Hardware Description Language 的缩写，中文名“硬件描述语言”，并不是“硬件设计语言（Hardwa
verilog 中的可综合与不可综合
热门推荐
耐心的小黑的博客
10-17 1万+
参考链接： https://blog.csdn.net/qq_26652069/article/details/92790862 https://blog.csdn.net/woshiyuzhoushizhe/article/details/83614856 一、什么是综合? Verilog HDL或VHDL都只是一种硬件的描述语言，并且允许在不同的抽象层次上对电路进行建模。VerilogHDL侧重于电路级，可以在门级和寄存器传输级（RTL）描述硬件，也可以在算法级对硬件加以描述。而VHDL侧重于系统级。
FPGA设计关键原则与实用技巧
FPGA设计指导原则是从事FPGA/CPLD设计的重要参考，它涵盖了设计过程中的一系列核心要素，包括基本原则、设计思想和技巧，以及常用的模块。本章首先强调了设计中的关键平衡，即面积（逻辑资源占用）与速度（工作频率...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

宁静致远dream

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值