【转载】[ZZ]slew和skew

原文链接
https://blog.eetop.cn/home.php?mod=space&uid=6503&do=blog&id=6944805
许多同学刚接触时序逻辑时，分不清slew和skew的概念，虽然只是一个字母之差，但是意义是完全不一样的，今天我们就来说一说slew和skew的故事。

slew，我们一般在指slew rate，简称SR。slew在英文里有急转弯的意思，顾名思义，这里肯定是指一种状态的变化，所以，slew rate中文一般翻译成，压摆率，指的是电压上升的速度。
注意：slew 与slew rate 是不同的。在这里压摆率指的是SR
即slew/ time

压摆率是通过某一个具体信号来测量的，一般来说，他是电路的一个参数，更确切的说，在给定负载下，他主要决定于驱动器。SR实际上是一个模拟电路的概念，最早来自于放大器，其定义是在1微秒或者1纳秒等时间里电压升高的幅度，直观上讲就是方波电压由波谷升到波峰所需时间，单位通常有V/s，V/ms，V/μs和V/ns四种。SR是运放一个非常重要的参数，是衡量运算放大器在速度方面的的一大指标。然而，有些情况下，压摆率过高也会导致问题，这里就不深入分析了。
而skew，一般指clock skew，是同步时序电路的重要概念。理想的同步时序电路，时钟边沿同时到达各个触发器。但是实际的电路中，因为路径的长度不一致以及负载不一致，时钟边沿到达各个触发器的时间并不相同，这就产生了clock skew 时钟偏移。

图中我们可以看出，clk源到达reg1和reg2都依次延迟，所以，时钟偏移的主要影响就是减少了电路的时序余量，严重时，因不满足建立时间或保持时间，造成时序问题。

所以与slew不同，skew是一个系统参数，用来表征时钟树的优劣，而不是一个具体的时钟信号。并且，当系统给定时，clock skew是一个定值。如何合理的设计时钟树，减少clock skew，是后端设计的重要任务。

而clock jitter，是指因为晶体自身的稳定性，温度和电源等原因，造成的时钟的频率变化，这种变化又可细分为：Period Jitter，Cycle to Cycle Period Jitter，Long Term Jitter，Phase Jitter，Time Interval Error (TIE)等，也有器件厂家用相位噪声来描述时钟jitter。，总之clock jitter指的是具体的一个时钟信号自身的不稳定性。

关于slew的理解
Q按照我之前的理解 cell delay= input transition+ output capitance
slew指的是transition的值，但是报出来的时序显示 cell delay跟slew和load好像并没有什么关系啊，求解这两个值到底应该怎么计算，对应的是哪一部分的延迟，感激不尽！
A 插值运算，绝对不是相加这么简单，有数学公式的，你理解错了

唯一正确的方向就是都是正比关系，slew，cap越大，delay越大

slew就是transition 本文解释的sr（slew rate）指的slew/time
Slew rate，信号改变的速率。
Transition time，信号改变的持续时间。