状态机卡死调试方法(工具In-System Sources and Probes Editor介绍)

最新推荐文章于 2023-02-22 17:52:43 发布
最新推荐文章于 2023-02-22 17:52:43 发布
阅读量1.3k 收藏 4
点赞数 3
分类专栏： FPGA学习笔记 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_51261356/article/details/113093583
版权

一、状态机卡死

在板级验证时，我们有时会遇到状态机卡死的情形。例如，按下几次按键后，发现led不受控制，或者数据无法继续发送。这个时候就要通过调试器来观察程序在开发板上到底陷在了哪一步。

二、调试

1.工具

我们使用“In-System Sources and Probes Editor”工具进行调试，它的位置在Quartus面板上这个地方：在这里插入图片描述
在使用这个工具前，我们需要事先配置文件。

2.调用IP核

前文讲到过，设计输入有三种方法：原理图，HDL语言描述，IP核。这里我们需要调用Quartus软件提供的IP核。找到Tools/IP Catalog。在这里插入图片描述
那么IP列表会出现在主

最低0.47元/天 解锁文章
StrangerZhou1
关注
  • 3
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【INTEL（ALTERA）】新版Quartus中虚拟输入输出In-System Sources and Probes Editor(ISSP)调试工具的使用 类似xilinx的VIO
sqqwm的专栏
12-26 1561
新版Quartus中虚拟输入输出In-System Sources and Probes Editor(ISSP)调试工具的使用 类似xilinx的VIO
在线调试(VIO) in system sources and probes editor
qq_35510213的博客
07-05 693
quartus在线调试(VIO) in system sources and probes editor
FPGA-状态机
qq_43409587的博客
02-22 1531
状态机简介
2021-01-20
qq_43688761的博客
01-20 566
Quartus ii 软件调试工具之In-System Sources and Probes Editor使用说明 Issp IP核，全名in-system sources and probes 由名字就可以看出，它有两个功能，即sources和probes，sources用于产生激励，通过这个端口与变量相连，我们可以实时更改变量的值，probes是测量端口，通过这个端口我们可以实时观察想要观察的变量的值。 使用方法： 首先点击图中箭头所指的选项，选择in-system sources and probes
Intel Quartus Prime Standard Edition 用户指南-调试工具
最新发布
12-26
Intel Quartus Prime提供的调试工具包括Signal Probe、Signal Tap逻辑分析仪、In-System Sources and Probes以及System Console等。每个工具都有其独特的功能和适用场景，如Signal Probe适用于快速设计调试，而...
Micro- and nano-fiber probes for optical sensing, imaging, and stimulation in biomedical applications
02-21
This review focuses on different micro- and nano-structured fiber probes for applications in biosensing, imaging, and stimulations. The modifications to fiber could extend design freedom from ...
probe-rs：调试工具集和库，用于在单独的主机上调试嵌入式ARM和RISC-V目标
02-05
它是一个调试工具集合和库，提供了丰富的API和功能，使得开发者能够在本地环境中对远程目标设备进行高效、便捷的调试。 ### 1. **Rust编程语言** 该项目是用Rust语言编写的，Rust是一种系统级编程语言，以其内存...
probes-api：软件活动计数-Probes Open API
02-04
## Probes Open API ### API工具出于多种原因，您需要考虑直接从应用程序代码中调用Probes Open API。 您希望完全控制要检测的包，类和方法。 您不想在启动时使用字节码检测（BCI）代理产生任何开销。 您已经在应用...
Precomputed-Light-Field-Probes:使用预先计算的光场探头进行实时全局照明
05-16
由于我们想实现实时性能，因此我们实施了第三种提议的技术，即“具有（预）滤光可见性的辐照度”，该技术在原始论文5.2节中进行了详细介绍。 虽然我们基于补充代码来实现我们的实现，但我们必须进行大量手动重写...
FPGA极易入门教程----工具篇（2）Quartus II 的在线调试工具 In-System Sources and Probes（ISSP）
孤独的单刀
01-07 8028
这篇文章可能帮助您：学会如何使用Quartus II软件中的在线调试工具 In-System Sources and Probes（ISSP）。
Quartus ii调试工具之In-System Sources and Probes Editor
huan09900990的博客
12-25 1万+
Quartus ii调试工具In-System Sources and Probes Editor
FPGA学习笔记_Quartus II_In system sources and probes editor(ISSP)调试工具的使用
GloriaHuo's Blogs
11-13 3270
FPGA学习笔记 Quartus II prime Standard Edition—In system sources and probes editor(ISSP)调试工具的使用 Quartus II的老版本跟新版本的In system sources and probes editor(ISSP)调试工具的使用方法有些不同，下面是Quartus II prime Standard Edition的调用方式，仅供参考。 如下图所示，点击assignmen中的IP Catalog，输入In syste
verilog 时刻卡死，$time 不递增解决方案
Sail的博客
04-24 1654
#verilog #问题记录 #已解决 verilog 时刻卡死，$time 不递增解决方案 先说结论， 在写testbench 时，需要注意在一些 always 中加上延时，避免某个 always 不间断的一直仿真运行，导致仿真时刻卡住，时刻不递增。 经过查阅一些资料，个人理解，iverilog 仿真为伪并发，所以某个时刻，多个块的执行会按照优先级执行，某个块执行结束切换到下一个块，这个时刻块执行结束换下一个块。如果某一个块一直占用一直循环会导致 time 无法增加，即仿真卡在这个时刻这个块。 （个人理解
死锁和避免出现死锁的方式
F0R1X的博客
07-23 467
死锁是在多个进程（两个或两个以上）在执行中由于竞争资源或通信设计不合理产生的一种永久阻塞的现象。死锁产生的四大必要条件有： 一、资源的互斥和不可剥夺性。        a、互斥条件：一个资源只能被一个进程使用。        b、不可剥夺条件：进程在使用此资源时，若该进程不主动释放，无法被强制剥夺 二、进程占用了其他进程所需要的资源       a、请求与保持条件（
状态机
仅做个人笔记
03-11 298
状态机： 状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。有限状态机简写为FSM（Finite State Machine），主要分为2大类： 第一类，若输出只和状态有关而与输入无关，则称为Moore状态机 第二类，输出不仅和状态有关而且和输入有关系，则称为Mealy状态机 实例： // 定义所有状态转...
死锁问题&实例
yuqu1028的博客
10-12 364
【代码】死锁问题&实例。
用quartus ii 查看状态机
weixin_30552811的博客
07-24 7233
有时拿到别人的一份代码，真是又长又臭，都不知道该从哪个地方看起，特别是有些状态机很长很长。其实想看懂状态机，个人觉得比较好的方法就是把状态机画出来，至于怎么画呢，这里有两个方法，第一：手画，一边看着代码一边画，这样做有一个好处，思路比较清晰，因为是自己画出来的。第二：用quartus ii画，这个方法的好处就是快，狠，准。第一个方法大家都会，下面就说说第二个方法吧。 第一，编译并...
DDS原理与实现
热门推荐
m0_51261356的博客
02-09 2万+
一、DDS基本原理 DDS(Direct Digital Synthesizer)即数字合成器，是一种新型的频率合成技术，具有相对带宽大，频率转换时间短、分辨率高和相位连续性好等优点。较容易实现频率、相位以及幅度的数控调制，广泛应用于通信领域。 DDS 的基本结构图如图所示： 由图可以看出，DDS主要由相位累加器、相位调制器、波形数据表以及 D/A 转换器构成。 其中相位累加器由 N 位加法器与 N 位寄存器构成。每个时钟周期的时钟上升沿，加法器就将频率控制字与累加寄存器输出的相位数据相加，相加的结果又反

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值