数字逻辑电路(五)

最新推荐文章于 2024-04-13 17:08:01 发布

木兰回首

最新推荐文章于 2024-04-13 17:08:01 发布

阅读量5.1k

点赞数 4

分类专栏：学习数电文章标签：学习

本文链接：https://blog.csdn.net/m0_51921692/article/details/124336620

版权

学习同时被 2 个专栏收录

9 篇文章 6 订阅

订阅专栏

数电

9 篇文章 5 订阅

订阅专栏

数字逻辑电路(五)

集成触发器

1.基本RS触发器

触发器：时序逻辑电路的最基本单元；一个能够存储一位二进制数。
触发器特点：(1)有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1.
(2)在适当触发信号作用下，可从一种状态翻转到另一种状态；在触发信号取消后，能将获得的新状态保存下来。

按触发方式分：电平触发方式、主从触发方式及边沿触发方式
按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器

1.1工作分析

触发器置1： $\overline{S}_{D}$ =0, $\overline{R}_{D}$ =1无论触发器原状态如何，都会转变为1态

触发器置0： $\overline{S}_{D}$ =1, $\overline{R}_{D}$ =0无论触发器原状态如何，都会转变为0态

触发器保持： $\overline{S}_{D}$ =1, $\overline{R}_{D}$ =1无论触发器保持原来状态不变

触发器禁止状态： $\overline{S}_{D}$ =0, $\overline{R}_{D}$ =0无论触发器输出 $Q$ 和 $\overline{Q}$ 均为1

为避开禁止状态，输入信号不应同时出现 $\overline{S}_{D}$ =0, $\overline{R}_{D}$ =0

1.2特征方程： $Q^{n+1}=S_{D}+\overline{R}_{D}Q^{n}$

约束条件： $\overline{R}_{D}+\overline{S}_{D}=1$

1.3状态转换图：

1.4激励表：

1.5波形图

         基本触发器的特点总结
        1.有两个互补的输出端，有两个稳定的状态。
        2.有复位、置位、保持三种功能。
        3.复位输入端、置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。
        4.由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间。

2.钟控触发器

电路结构：由基本RS触发器和时钟脉冲控制门电路组成。

2.1工作分析

$CP=0$ :Q状态不变

$CP=1$ :Q状态发送变化

2.2特征方程: $Q^{n+1}=S+\overline{R}Q^{n}$

约束条件: $RS=0$

2.3状态转换图

2.4激励表

2.5波形图

2.6钟控D触发器

当CP=0时， $\overline{S}_{D}$ =1, $\overline{R}_{D}$ =1,Q维持不变；

当CP=1时， $\overline{S}_{D}$ = $\overline{D}$ , $\overline{R}_{D}$ = $D$ ,触发器状态改变： $Q^{n+1}=S_{D}+\overline{R}_{D}Q^n =D$

2.7钟控J-K触发器

当CP=0时， $\overline{S}_{D}$ =1, $\overline{R}_{D}$ =1,Q维持不变；

当CP=1时， $\overline{S}_{D}$ = $\overline{J\overline{Q^n}}$ , $\overline{R}_{D}$ = $\overline{KQ^n}$ ,触发器状态改变 $Q^{n+1}=S_{D}+\overline{R}_{D}Q^n =J\overline{Q^n}+\overline{K}Q^n$