基于8B10B的GT收发器PHY层设计(4)上板验证

前言

在前面三篇内容当中详细介绍了基于GT的PHY设计,本篇内容进行上板测试,主要查看接收数据是否能正确对齐

一、实验平台

俩个光口相互通信,即1发2收,2发1收
在这里插入图片描述
发送用户数据时,发送101个数据,第一个32bit为32h’FFFFFFFF,后面100个数据为0-99.
对于通道1发送的数据,尾端keep信号为4’b1000;
对于通道2发送的数据,尾端keep信号为4’b1111;

通道1:

AXI_S_Gen_Data#(
    .P_KEEP             (4'b1000            )
)   
AXI_S_Gen_Data_u0   
(   
    .i_clk              (w_tx0_clk          ),
    .i_rst              (w_tx0_rst          ),

    .o_axi_s_data       (w_tx0_axis_data    ),
    .o_axi_s_keep       (w_tx0_axis_keep    ),
    .o_axi_s_last       (w_tx0_axis_last    ),
    .o_axi_s_valid      (w_tx0_axis_valid   ),
    .i_axi_s_ready      (w_tx0_axis_ready   )
);

通道2

AXI_S_Gen_Data#(
    .P_KEEP             (4'b1111            )
)
AXI_S_Gen_Data_u1
(
    .i_clk              (w_tx1_clk          ),
    .i_rst              (w_tx1_rst          ),

    .o_axi_s_data       (w_tx1_axis_data    ),
    .o_axi_s_keep       (w_tx1_axis_keep    ),
    .o_axi_s_last       (w_tx1_axis_last    ),
    .o_axi_s_valid      (w_tx1_axis_valid   ),
    .i_axi_s_ready      (w_tx1_axis_ready   )
);

二、通道1收发数据

在这里插入图片描述
起始码位置放大图,可以看到,起始码0xfb是出现在第二个字节位置上的(转为大端模式),接收端在接收数据的时候确实4字节是不对其的。
在这里插入图片描述
恢复为AXIS数据流时,可见数据是一切正常的。
在这里插入图片描述
结束时,尾端keep信号也是正常的。
在这里插入图片描述

三、通道2收发数据

在这里插入图片描述
通道2恢复AXIS数据流时,keep信号也是正常的。
在这里插入图片描述

  • 3
    点赞
  • 4
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

顺子学不会FPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值