PCIE6.0 equalization procedure

已于 2024-04-08 09:49:56 修改
阅读量1.1k 收藏 21
点赞数 23
分类专栏： pcie6.0 文章标签： 笔记 经验分享
于 2024-04-03 17:30:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_57002605/article/details/131592795
版权

Pcie equalization 的过程可以调整发送端和接收端的 lane 的配置进而达到提升信号质量的目的。Equalization 从 Gen3(8.0GT/s) 开始引入。所有与 LTSSM 相关的lane，不管是否正在工作，只要能通过 Link Upconfig配置的lane都必须参与到 Equalization 过程中来。 

如果没有设置跳过 Equalization，那么 Equalization 必须在第一次向 Gen3 或者更高速率进行 Link Training 时执行。LinkUp = 1b 时，组件必须已经按照Equalization的要求设置完毕。任何速率下，都不可以发起重复进行 Equalization 的请求，尽管有redo eq的情况存在。在 Equalization 过程中已经被双方认可的发送端关于 EQ 的设置，要被记录下来，以便于后续在8.0GT/s及更高速率下的操作。即使 Equalization 的过程已经结束，组件依然可以去优化接收端的设置，只要不会让链路变得不可靠或者进入 Recovery 状态即可。

链路 Equalization 的过程并不是所有的速率都需要做的，而且当所有链路组件在它们发出的Ts Ordered sets 或者 Modified Ts Ordered Sets 里面都已经公布不需要做 Equalization 时，可以完全跳过 Equalization。链路组件如果支持 32.0GT/s 或者更高速率时，可以选择在大于 5.0GT/s 的任意速率公布它不需要 Equalization (下简称EQ）。并且它可以依靠已经做过的 EQ 的设置进行工作或者在可靠操作下并不需要 EQ 。

PCIE6.0 Spec 里面 Table4-22 详细描述了Equalization过程的要求：

从Gen1/2 train Gen3的过程如下：

首先，EQ必须由Downstream po

最低0.47元/天 解锁文章
【PCIe 链路训练】之均衡(equalization)
smartvxworks的博客
03-08 1468
这篇文章简单介绍一下PCIE phy的均衡原理和过程，USB phy，ethernet phy这些高速的串行serdes也有相同或者相似的结构。可以不用太关注其中的细节，等到debug的时候可以查询协议，但是需要了解这个故事讲的大概内容。整个equalization过程是controller和phy一起配合完成的，但是均衡器和均衡算法在PHY中。为什么需要equalization和equalization起什么作用不在本篇介绍范围之内。
[PCIE5.0] 4.2.3 Link Equalization Procedure for 8.0 GT/s and Higher Data Rates
系统固件工程师
01-03 273
链路均衡是为了优化高速信号传输的质量，确保设备能够在高数据速率下可靠地操作。设备可以选择自动机制或软件机制来执行均衡，并且可以选择跳过某些速率的均衡，直接对最高速率进行优化。如果均衡失败，链路需要回退并重新执行均衡。
【PCIe Equalization 详解】
sinat_38294441的博客
08-20 3284
PCIe Equalization详解
PCIE 4.0 Equalizaiton（LTSSM 均衡流程）
xusong666的博客
01-26 3460
再PCIE4.0版本之后，规范针对RC(downstream port) 以及EP (upstreamport)的phase分别进行了说明。
PCIE-EQ
juvenilexhq的博客
08-21 1216
一般模式，从低到高依次EQ 8，16，32，64G,特殊模式1，从最高NRZ support（比如32G）;如果均衡成功但是工作不稳定，下行端口可以调整速率到低速率并在该速率下均衡,特殊模式2，从最高速率开始;DS port 发送EC=10b 进入phase2,调整DS port的发送参数，误码率达到10-12。调整US port的发送参数，误码率达到10-12。速率调整到目标速率前，双方握手需要进行速率变更，需要进行EQ操作；速率调整到目标速率前，双方握手需要进行速率变更，需要进行EQ操作；
pcie equalization学习
weixin_39662684的博客
03-04 933
equalization流程可以自发实现也可以借助于软件实现.
PCIE 均衡EQ
热门推荐
jiangchao3392的专栏
04-16 1万+
转自：https://zhuanlan.zhihu.com/p/48343011 芯片中的数学——均衡器EQ和它在高速外部总线中的应用 老狼 ​ 中央处理器 (CPU) 话题的优秀回答者 高速的串行总线逐渐淘汰了系统中的并行总线，作为并行总线最后堡垒的内存总线也越来越多的吸收了其中关键技术，尤其是均衡器（Equalization，EQ）技术。为什么串行总线会替代并行总线？EQ...
【PCIe 6.0网络效应解析】：重塑IT架构的新力量
![【PCIe 6.0网络效应解析】：...接着，文章探讨了PCIe 6.0在网络存储、数据中心以及AI和机器学习等领域的实际应用，并通过案例研究展示其在性能提升方面的优势。随后，文章评估了PCIe 6.0面临的技术挑战，如信号传输
浅析PCIe链路均衡技术原理与演进
最新发布
存储随笔
01-09 2384
在这一阶段，接收器从幕后默默无闻的辅助角色华丽转身，走到舞台中央，承担起更为核心、关键的责任。值得着重指出的是，尽管 PCIe 均衡技术在 Gen 3 时期才得以大放异彩，广泛进入业界视野，但早期的 Gen 1（运行速率 2.5 GTps）和 Gen 2（速率 5 GTps）也并非毫无建树，它们巧妙运用去加重（deemphasis）这一信号预处理策略，在相对较低的数据速率区间内，与信号失真现象展开了卓有成效的对抗，为后续更高级、更复杂的均衡技术架构积累了宝贵的实践经验，构筑起后续技术突破的基石。
pcie gen6 equalization
06-09
本文将深入探讨PCIe Gen6在物理层（Physical Layer）的变化，特别是关于Gen6 equalization的技术细节。 PCIe Gen6相较于前代，物理层的变化主要体现在提升信号质量和提高传输速度上。在高速通信中，信号在传输过程...
Tektronix Solution for PCIe 3.0 & 4.0 Link Equalization.pdf
05-28
Tektronix Solution for PCIe 3.0 & 4.0 Link Equalization
介绍了PCIe 均衡概念、PCIe 收发端各均衡器原理，PCIe 均衡器系数动态协商
05-02
近期学习了 PCIe 均衡相关东西，查阅了不计其数的文档。得闲，整理一下，供个人随时查阅，亦供他人参考。PCIe 均衡系列文章分为 3 篇： 1. PCIe 均衡技术介绍（概要），简单介绍均衡的概念、信号补偿技术及均衡系数协商的过程，初步了解 PCIe 均衡可阅读此篇。 2. PCIe 均衡技术介绍（电气物理篇），从电气物理层面介绍均衡器相关技术细节及均衡参数测量评估方法，想要深究 PCIe 均衡底层原理可阅读此篇。 3. PCIe 均衡技术介绍（逻辑物理篇），从逻辑物理层面介绍均衡系数协商的过程及均衡相关的各项协议标准，想要深入学习 PCIe 均衡系数协商过程可参考此篇。 本文已包含 PCIe 2.5 GT/s、5 GT/s、16 GT/s、32 GT/s 相关均衡介绍，尚未整理 64 GT/s 相关均衡的介绍，也未整理接收端压力眼图测试部分。整理者技术水平及在本文上的精力投入有限，本文可想而知存在诸多纰漏，望读者朋友们看到后能够指出，感谢！
PCIe之LTSSM-Recovery.Equlization
weixin_45176819的博客
11-06 1374
PCIe；LTSSM；Recovery；Recovery.Equlization
PCI Express 6.0 规范
weixin_45825101的博客
01-15 2097
PCI Express 6.0 规范 近二十年来，PCI Express®(PCIe®) 规范业已成为当之无愧的互连之选。PCIe 6.0 规范旨在使 PCIe 5.0 规范 (32 GT/s) 的带宽和电源效率翻倍，同时继续满足业界对于低时延高速互连的需求。PCIe 6.0 技术可提供经济实惠且可扩展的互连解决方案，旨在满足各类数据密集型市场的需求，如数据中心、人工智能、机器学习、高性能计算 (HPC)、汽车、物联网 (IoT) 以及军事/航空航天。 PCIe 6.0 规格特点 原始数据速...
PCI Express 基础规范修订版6.0【编辑中】
Zoeeeyy的博客
08-15 2149
PCIe 6.0协议的学习笔记，重点摘要==，先从TLP写起，慢慢写到PHY吧QWQ
PCIe 6.0 标准概述
jkh920184196的博客
08-08 2426
虽然这些类型的系统存在于一些最先进的应用中，但它们并不是 PCIe 6.0 需求的主要市场驱动因素。得益于通过 PAM-4 信令的带宽双倍机制，PCIe 6.0 的 PCB 设计将遵循其他高速标准所使用的许多相同的高速 PCB 布局和布线技术。PCIe 的最新版本是 Gen6，即 PCIe 6.0。这种信号传输方法是 PCIe 的首创，也是我们在当前标准中看到的双倍数据速率的重要推动因素。采用 PAM-4 信号的 FEC 还有助于增加 PCIe 6.0 通道的范围，使其与 PCIe 5.0 通道基本相同。
pcie equalization学习笔记后续再整理
weixin_39662684的博客
12-01 1万+
1.phase0 需要确认ts1中带的preset如何获取. 2.phase1
PCIe5.0均衡简介（整理版）
m0_53559277的博客
01-17 8040
pcie5.0 均衡 equalization
2.5.3 PCIe——物理电气子层——动态均衡
知识，既贵，又便宜。
01-30 3224
因为PCIE 3.0信号的速率可以达到8Gb/s，而且链路通道走线也可能会很长，这可能会导致高速信号衰减过大，为了补偿channel的衰减需要增加传输信号的高频成分，让高频和低频能量差不多，这就是equalization。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置，以补偿长链路时高速信号的衰减。
PCIE Transmit Equalization Coefficient Space Triangular Matrix Example
09-14
PCIe (Peripheral Component Interconnect Express) 是一种高速串行总线标准，用于连接计算机系统内的各种组件，如显卡、网卡和硬盘控制器等。其中的传输均衡(TX Equalization)是一个关键特性，它通过调整信号的幅度和相位来补偿通道中的信号衰减和噪声。 TX Equalization Coefficient Space通常表示为三角矩阵（Triangular Matrix），这是因为它的系数通常是按照一定的模式分布的，从左上角到右下角逐渐递增。这种矩阵用于计算数字预加重(digital predistortion, DPD)滤波器的系数，目的是改善信号的质量并提高数据传输的稳定性。 例如，假设我们有一个4x4的三角形系数矩阵： ``` [0 0 0 0] [α1 0 0 0] [α2 α3 0 0] [α4 α5 α6 0] ``` 在这个矩阵中，`α1`, `α2`, ..., `α6` 是预设的系数值，它们决定了每个数据比特在发送前如何加权处理。较高的位置对应的系数越大，意味着对信号的影响越强，主要用于补偿高频信号的衰减。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值