电流比较器通常用于校准电路中,比较电流大小,配合逻辑控制电路进行电流源的校准修调,例如电流舵型DAC的电流源。本文介绍一种常用的电流比较器,有着结构简单、比较精度高、速度较快的优点。主要参考Neeraj K. Chasta的文章《High Speed, Low Power Current Comparators with Hysteresis》。
目录
电路原理分析
如图,比较器可以分为三个部分:输入级、正反馈锁存结构、输出级。
- 输入级可以看作是I2V的结构,输入的电流通过diode转换为栅极电压,传递到下一级。
- 正反馈锁存结构由交叉对管和diode组成,电流的差异转化为栅极电压差,微小的电压差通过正反馈迅速放大锁定,获得比较结果。
- 输出级对比较结果进行整形后输出,给到后续的数字逻辑电路中。
正反馈锁存结构是比较器的核心,其中M7和M10尺寸完全一致,M8和M9尺寸完全一致。假设输入的I1>I2,导致C点电压会高于D点。此时M9的栅极电压升高,产生的漏极电流也会增大。为了保证电流平衡(I2不变),M10的漏极电流减小,其栅极电压随之减小,即D点电压减小。M8的栅极与D点相连,故M8的漏极电流减小,为了保证电流平衡(I1不变),M7的漏极电流增大,其栅极电压随之增大,即C点电压增大。由此可见,C点电压的升高会引起D点电压降低,从而继续引起C点电压升高,正反馈使得C点和D点电压的微小差异被迅速放大并锁死。
比较器精度的推导计算
文章继续分析了正反馈锁存结构的小信号特性和大信号特性,小信号分析如下:
如上图,忽略沟调效应和衬偏效应的小信号模型,写出公式
其中,gm7=gm10,gm8=gm9,且gm9>gm7,可得文章中的A点和B点的小信号电压公式如下:
大信号分析同理,如下图
根据KCL定律写出节点电流公式
其中,Kn7=Kn10,Kn8=Kn9,且Kn9>Kn7,可得文章中的A点和B点的大信号电压公式
根据大信号特性和小信号特性,均可以看出,比较器工作时呈现一种“hysteresis”特性,即迟滞特性。迟滞比较器有很好的抗噪声特性,但是对于稳定的电流信号,这种迟滞特性会严重降低比较器精度。如下图示意,根据VA和VB的大信号特性可知,当I1的值位于I2附近时,比较器结果应该是不正常的(此时两路输出不是一高一低)。
文章对迟滞区间进行了计算,根据两侧正常的比较结果的边界列方程。
最大值如下,此时C点低D点高,M8进入线性区
此时的P为
最小值如下,此时C点高D点低,M9进入线性区
此时的P‘为
可得比较器的迟滞性能如下图
文章的最后给出了结论,Kn7和Kn9尽可能相等,可以有效减小迟滞区间,增加比较器精度,理论上完美匹配精度可以无限高。但值得注意的是,文中的公式计算均利用了理想mos模型,未考虑二阶效应,因此结论仅供参考,真实性能需要仿真来仔细确认。
拓扑应用
对于实际的应用,我们可以适当延伸出不同的拓扑结构。例如下图,输入级进行了简化,并且采用了cascode结构。针对n型电流源和p型电流源有对应的结构。(仅示意)
由于比较完后,正反馈latch就会锁死,所以对连续的比较应用时,需要设置复位电路,如图,可以在latch结构的drain端接一个开关,导通时两路电位可以被被快速拉平。另外一种思路是断开正反馈latch中的diode管,失去正反馈回路,交叉对管的漏极电压可以缓慢恢复,可以在源端增加开关管。两种方案也可以同时使用,如下图示意。Z端接时钟信号,则下降沿触发比较结果。(仅示意)
输出级需要整形电路,这是因为正反馈latch锁死后,上下的pmos和nmos还需要工作在饱和区,两路电压并不能达到vdd和gnd的电压,至少有一个过驱动电压。整形电路可以通过与或非门电路进行整形。(仅示意)
以上就是电流比较器的介绍,认识粗浅,欢迎各位同学批评指正。