使用VIVADO中的MIG控制DDR3（AXI接口）四——MIG配置及DDR3读写测试_vivado测试axi4 的ip核

在之前的内容里，讲述了AXI和DDR3的基本知识，也做了一个用AXI IP核读写BRAM的测试实验。接下来，我们就将这些部分结合在一起，做一个用AXI IP核对DDR3进行读写测试的实验。因为DDR3的时序比较复杂，所以我们一般都会使用Xilinx官方提供的MIG IP核来控制DDR3，上一节简介了比较常用的Native接口的MIG IP核，而我么进这次实验是基于AXI IP核来对DDR3进行读写测试的，所以我们这次要使用的是AXI接口的MIG IP核，它的接口是满足AXI时序的，这里也不在赘述。

1 配置AXI IP核

在新建一个工程后，和第二节的方法一样，我们配置一个AXI4的IP核，操作与之前一样，可参考第二节。接下来，和之前一样，新建一个Block Design,然后将配置好的AXI IP 核添加进去。

2 配置MIG IP核

1.点击+号，添加IP核，然后搜索MIG IP核，然后双击选择这个IP核。

2.选择后在BD里会出现这样的MIG IP核。

3.双击对其进行配置，会打开这个界面，点击NEXT。