【Verilog】数据流建模

系列文章

数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）
运算符

---

---

数据流建模

在数字电路中，输入信号经过组合逻辑电路传到输出时类似于数据流动，而不会在其中存储。可以通过连续赋值语句这种特性进行建模，这种建模方式通常被称为数据流建模。

数据流建模方式是比较简单的行为建模，它只有一种描述方式，即通过连续赋值语句进行逻辑描述。最基本的语句是由assign关键词引导的。

连续赋值语句

显式连续赋值语句的语法格式如下：　<net_declaration><range><name>；　assign #<delay><name>= Assignment expression；　这种格式的连续赋值语句包含两条语句：第一条语句是对连线型变量进行类型说明的语句；第二条语句是对这个连线型变量进行连续赋值的赋值语句。赋值语句是由关键词assign引导的，它能够用来驱动连线型变量，而且只能对连线型变量进行赋值，主要用于对wire型变量的赋值。

• 赋值目标只能是线网类型(wire)；
• 连续赋值语句不能出现在过程块中；
• 多个连续赋值语句之间是并行关系，因此与位置顺序无关。