FPGA学习笔记(二)——数据流建模

1 什么是数据流建模?

数据流建模是根据数据在寄存器之间流动和处理的过程对电路进行描述。

2 数据流建模有什么特点和优点?

能从更高的抽象层次建模,将设计的重点放在电路的功能上,能有有效提高设计的效率。

不再使用门级语言对电路描述,表达式,操作符,和操作数变成数据流建模的基础;

并且,由于计算机辅助的存在,可以将数据流设计直接转化为门级设计。

 

3 数据流建模的典型应用是怎么样的?有哪些典型Verilog 语句?

 连续赋值 assign  : 用于对线网进行赋值,

                              : 其左值必须是标量或者是向量线网,或者是标量和线网的拼接

                              :   用于延迟赋值 比如 assign #10   out   =  i1 & i2 ;

隐式赋值 wire        :   用于对线网赋值,wire out = i1 & i2 ; 会自动匹配 out 和 i1i2的类型,而不像assign 在使用之前先要对 out赋                                    值赋予类型。

                              :    用于延迟赋值 比如  wire #10 out = i1 + i2 ;

 

4 数据流建模的简单实例

 

 

 

 

 

 

 

 

 

没有更多推荐了,返回首页

私密
私密原因:
请选择设置私密原因
  • 广告
  • 抄袭
  • 版权
  • 政治
  • 色情
  • 无意义
  • 其他
其他原因:
120
出错啦
系统繁忙,请稍后再试