stop pin/ignore pin/exclude pin/float pin

已于 2023-07-02 10:56:39 修改
阅读量5.7k 收藏 58
点赞数 5
分类专栏： 数字后端设计（ICC2+INNOVUS+Starrc+PT） STA静态时序分析 文章标签： 学习 后端
于 2022-12-22 13:41:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_61544122/article/details/128407239
版权
本文详细介绍了集成电路设计中四种类型的pins：stop pins、ignore pins、exclude pins和float pins，分别阐述它们在时钟树合成中的角色和作用。stop pins作为时钟树的终点，需要平衡插入延迟；ignore pins不做平衡；exclude pins不参与时钟树，不做平衡，且在数据路径约束处理中发挥作用；float pins用于调整某些stop pin的插入延迟，以满足特定需求。文中通过具体例子说明了如何设置和调整这些pins的属性，以优化时序和性能。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

f11860ce970e48598b553679403c9ace.jpg

stop pin、ignore pin、exclude pin和float pin的区别如下图：

c3ee25662c0e4f75918fdaa4f456623f.png

f671ffaac2f64aa4b1cf52146554ff3e.jpg

1、Stop pins 

stop pin是clock tree的leaf pin，作为clock tree的终点，需要balance insertion delay（latency），clock sink都是stop pin。

了解本专栏 订阅专栏 解锁全文 超级会员免费看
innovus：ignore pin的设置与作用
m0_61544122的博客
07-08 908
在生成spec后工具会提示ignore pin的reson是user，即用户自定义，这里ignore pin同样作为sink type的一种，也就是说它就是clock tree的终点，后面的都不会按照clock 属性去检查。把ignore pin设置在combination cell上也一样，工具会把combination cell当终点，这点跟ICC2不同，需要注意。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
ICC2：ignore pin的设置
m0_61544122的博客
07-08 561
需要注意的ignore pin在ICC2中并不会影响clock 属性的传播，也就是说就算是设置在组合逻辑输入或者through pin上，在ICC2中其后面的sink pin仍然需要按照clock 属性transition去约束，net仍然要按照clock ndr去绕线。设置在组合逻辑的输入上，工具同样会在组合逻辑前面插一个guide buffer，但是这种情况下是会影响到后面sink pin的，组合逻辑后面挂的寄存器都无法长tree。设置简单，但，设置在不同位置产生的效果也是不同的。
clock tree exceptions 讲解
紫轩阁
01-17 5850
数字IC后端设计实现之时钟树例外(Exclude Pin、Stop Pin、Non_stop Pin、Float Pin)全面揭秘   吾爱IC社区小编之前提到过时钟树综合（Clock tree synthesis）是数字IC后端设计实现中最难的一个环节，如果你能够处理超级复杂时钟结构的时钟树综合，那么你就是数字后端设计实现的大师了。今天为大家分享一下CTS阶段的一些时钟树例外的Pin（引脚例...
深度优先生成树怎么画_时钟树例外(exclude pin、stop pin、non_stop pin、float pin)
weixin_39886547的博客
11-26 1938
《时钟树例外(exclude pin、stop pin、non_stop pin、float pin)》~ 回复 以下关键词查看更多IC设计教程 ~目前支持的关键词有：InnovusICC or IC CompilerDC or Design Compiler PT or PrimeTimeUser Guideor U...
数字后端基本概念介绍<stop pin>
Tao_ZT的博客
04-22 3657
今天要介绍的数字后端基本概念是stop pin。全称是停止引脚。也是CTS工具中常见的几种引脚之一。CTS工具在trace clock tree的过程中，会把stop p...
数字后端基本概念介绍<Exclude Pin>
Tao_ZT的博客
05-12 2985
今天我们要介绍的数字后端基本概念是Exclude Pin。全称是排除引脚。这是CTS工具中常见的几种引脚之一。exclude pin不是clock tree的组成部分，但...
set ignore pin 脚本
oTobias的博客
08-14 1168
######### find your ignore inst and ignore inst pin ############## set crm_cell [dbget top.insts.name crm] set crm_sq_cell [dbget [dbget [dbget top.insts.name crm -p].cell.name SDF* -p2].name] set crm...
数字后端基本概念介绍<ignore pin>
Tao_ZT的博客
04-22 6049
今天我们要介绍的数字后端命令是ignore pin。中文名称是忽略引脚。这是CTS工具中常见的几种引脚之一。CTS工具在trace clock tree的过程中，会穿过但...
检查floating pin
qq_44347276的博客
10-16 440
3.获取pin连接的net和net的输出pin的个数。#1.获取所有输入pin的名称。#2.排除电源pin。
创建DC时序约束文件
旺旺家族的传说
07-19 3580
时序约束 ###1. clock # 在设计之初 并不知道设计所能跑的时钟周期能有多小; 根据DC ICC 都是多次迭代 获得最优解的原则 ; 一开始先给自己的估计值; # 对于180nm 的库来说, 由于IO pad 的限制 , 最多能跑100Mhz左右 当然单独综合core 的频率会更大一些; #一开始 我们设置5ns 一开始紧一些 可以更快的获得 设计的时钟顶; # set clock constrians create_clock -period 5 [get_ports clk] set_dont
ICC2（三）CTS 阶段常用命令
m0_61544122的博客
05-15 7214
ICC2 clock opt阶段常用命令
innovus: set_ccopt_property的基本用法（上）
m0_61544122的博客
11-01 3756
我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
ICC2时钟树综合从入门到精通
weixin_37584728的博客
04-28 7809
ICC2时钟树综合从入门到精通 转载至：https://mp.weixin.qq.com/s/lC_8I8muo1rfnAkxWrCmYQ 最近小编分享了好多 Innouvs 的技术干货，比如如何查看 innovus timing report，如何在 innovus 分析 clock tree 质量，如何在 innovus 中做各种 Timing ECO 或 Function ECO 等等。今天小编打算再分享如何在 ICC2 中分析 clock tree 质量，希望能够帮助到有需要的朋友。 CTS（Clo
ICC2 user guide（三）Clock Tree Synthesis
m0_61544122的博客
06-07 8795
ICC2（三）Clock Tree Synthesis user guide解析
STA | 8. SDC是如何炼成的？验收篇 - 如履薄冰
graymount的博客
05-13 6348
STA是由SDC驱动的，所以SDC的完整性、正确性和一致性直接决定着综合、布局布线以及STA的有效性。在STA系列开篇文章《STA | 0. 静态时序分析概述》就提到了其局限性，通过后仿...
时钟树综合专题（Clock Tree Synthesis)
weixin_37584728的博客
04-25 5655
时钟树综合专题（Clock Tree Synthesis) 转载至：https://mp.weixin.qq.com/s/9c2gmTwJvzaVsd8xgK6Nnw 吾爱 IC 社区 最近小编知识星球上有小伙伴们提问，提到一个大部分同学都比较感兴趣的话题。今天小编简要做个分享，希望对大家有所帮助。如果觉得有用，请分享给你的朋友，或许你的分享可以帮助到有需要的人。 如何 Trace 时钟结构? 我们都知道想要做好时钟树综合，需要事先了解设计的时钟结构，然后才能有时钟树综合的策略，最后写工具认识的约束来
STA静态时序分析2——sdc exceptions约束总结
LRRRUI的博客
03-08 2663
静态时序分析sdc exceptions路径约束命令总结，包括set_false_path, set_disable_timing, set_case_analysis, set_multicycle_path, set_sense, set_path_margin等的语法和用法。
clock sense和analysis mode
zya1314125的博客
04-26 2046
原文链接：clock sense和analysis mode - _9_8 - 博客园 PrimeTime会自动track clock tree中的inverter和buffer，从而得到每个register的clock sense。 如果clock tree中，只有buffer和inverter，到达register clock的clock signal可以表示为"unate"。 positive unate：rising edge的clock source引起register clock pi
ICC2版本面对recovergence clock 不支持MPCTS时的处理方法
DHQQ9918的博客
05-13 1676
ICC2版本面对recovergence clock 不支持MPCTS时的处理方法 recovergence clock recovergence clock又叫做收敛时钟（自我交叉 ）：指同一个时钟信号通过不同路径到达一个选择器（mux）节点并且又汇聚成一个信号。 工具做tree的行为： 工具会先综合平衡mux后面的tree部分偏差（skew），然后再均衡mux的两个输入端之间的偏差，从而平衡整...
innovus sink pin
最新发布
04-03
<think>嗯，用户问的是关于Innovus中sink pin的用法和相关问题。首先，我需要回忆一下Innovus工具中sink type的不同类型以及它们的用途。根据用户提供的引用内容，特别是引用[1]和[2]，sink pin的类型包括auto、through、stop、ignore和exclude。每种类型的作用不同，比如stop pin会让CCOpt停止搜索时钟树的后续部分，而ignore pin同样作为终点，但可能不参与延迟平衡。 接下来，我需要考虑用户可能的实际应用场景。用户可能在使用CCOpt进行时钟树综合时，遇到如何正确设置sink pin的问题，或者需要优化时钟树结构。例如，设计中有多个时钟域，需要隔离某些模块的时钟路径，这时候设置stop或ignore pin就很重要。此外，用户可能遇到时序收敛的问题，需要调整sink类型来改善结果。 然后，用户可能想知道如何具体操作这些设置，比如在Innovus中如何通过命令或图形界面来指定sink类型。引用[1]中提到，可以通过CCOpt的约束文件来设置，而引用[2]提到ignore pin是由用户自定义的，生成spec后工具会提示原因。所以需要详细说明设置步骤，可能包括修改约束文件或使用Tcl命令。 另外，用户可能关心常见问题，比如为什么某些路径没有被优化，或者延迟不平衡，这时候需要检查sink pin的设置是否正确。例如，如果误将某个pin设为ignore，可能导致工具不优化该路径，从而影响时序。引用[2]指出ignore pin后的部分不会按照时钟属性检查，这可能导致潜在问题。 还需要比较不同sink类型之间的区别，比如stop和ignore的区别。根据引用[1]，stop pin会让CCOpt停止搜索，而ignore pin不仅停止搜索，还不平衡插入延迟。这可能影响时钟树的整体平衡，需要根据设计需求选择合适的类型。 此外，用户可能需要了解如何处理复杂层次结构中的sink pin，比如在模块边界或IP核集成时如何设置。引用[4]提到了基于pin密度的绕线优化，虽然不直接相关，但可能影响绕线资源分配，间接影响时钟树的结构。需要确保sink pin的设置不会与其他绕线规则冲突。 最后，用户可能需要实际案例来理解如何应用这些sink类型。比如，在分层设计中，顶层模块需要将子模块的时钟pin设为stop，而某个IP核的时钟输入可能需要设为ignore，以避免工具处理其内部结构。同时，exclude pin可以用于完全排除某些引脚，减少优化负担。 总结来说，回答需要涵盖sink类型的具体用法、设置方法、常见问题及解决方案，并通过实例帮助用户理解应用场景。同时，需要引用提供的资料来支持解释，确保信息的准确性。</think>### Innovus中sink pin的用法与问题解决 #### 一、sink pin的核心作用 在Innovus的时钟树综合（CTS）中，sink pin定义了时钟树终点的行为模式。CCOpt工具通过识别不同sink类型，决定如何构建和优化时钟网络。主要类型包括： 1. **auto**：由CCOpt自动判定终点类型（默认行为） 2. **through**：穿透型引脚，允许时钟信号继续传播 3. **stop**：终止型引脚，停止当前时钟树分支的构建[^1] 4. **ignore**：忽略型引脚，停止构建且不参与延迟平衡[^2] 5. **exclude**：排除型引脚，完全从时钟树中移除 #### 二、关键配置方法 1. **约束文件定义** 在CCOpt约束文件中明确指定sink类型： ```tcl set_ccopt_property sink_type {pin_name} stop ``` 2. **层次化设计处理** 对于模块边界的时钟输入引脚，建议设置为`stop`类型以防止跨模块时钟树合并： ```tcl set_ccopt_property sink_type [get_pins "module_A/CLK"] stop ``` 3. **特殊场景配置** - IP核时钟端口设为`ignore`以避免影响其内部结构 - 异步时钟域交叉点设为`exclude`防止误优化 - 功耗敏感路径使用`through`保持信号穿透能力 #### 三、典型问题解决方案 **问题1：时钟网络未按预期终止** *现象*：工具继续优化已标记为stop的路径 *解决*：检查物理层级关系，确认引脚全路径名正确： ```tcl report_ccopt_property -sink_type ``` **问题2：时序路径不平衡** *现象*：ignore类型引脚导致相邻路径延迟差异过大 *优化策略*：分层设置混合sink类型： $$ \text{Delay}_{target} = \frac{1}{n}\sum_{i=1}^{n} \text{Delay}_i $$ 通过约束部分路径为`stop`，其他保持`auto`实现局部平衡。 **问题3：绕线资源冲突** 结合引用[3]的绕线规则，需协调sink设置与电源网络： ```tcl editPowerVia -top_metal M3 -skip_via_on_wire_shape {ClockWire} ``` #### 四、应用实例分析 *案例*：多电压域设计中的时钟处理 1. 常开域（Always-On）时钟设为`through`保持穿透 2. 可关断域时钟终点设为`stop` 3. 跨电压域缓冲器输入设为`ignore` ```tcl set_ccopt_property sink_type [get_pins VDD1/CLKBUF/A] ignore ``` #### 五、进阶调试技巧 1. 使用`check_ccopt`验证sink类型设置 2. 通过GUI颜色标注观察时钟树终点分布（蓝色=stop，红色=ignore） 3. 结合引用[4]的pin density优化，调整布局： ```tcl create_abut_rules -soft_keepout -keepout_width 1.5 ```
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

拾陆楼

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值