两级运放中的miller补偿

文章讨论了两级运放中miller补偿的新型理解,揭示了主极点和次极点并非如传统认为的那样在频率补偿后分裂,而是主要由第一级决定,第二级的极点被第一级的零点抵消。这改变了对miller补偿机制的传统认识,优化了运算放大器性能。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

最近读了两篇杨崇和博士(Howard C. Yang)关于miller 补偿的两级运放小信号模型建模的文章,以下为我个人的学习笔记,欢迎讨论。

1.Two-stage opamp

Fig1.Two-stage opamp

上面是一个大家再熟悉不过的基于miller补偿的二级运放。在分析它的零极点的时候,通常我们都是假设主极点在内部第一级,然后再根据miller补偿去计算主次极点。最后内部极点被推向原点,输出端极点则被推向高频点。这个效应被称为极点分裂(pole splitting)效应。

Fig2.放张Razavi的截图,偷偷懒

可当负载是一个大电容,主极点在输出端的时候,是否还是如同书上所说,两极间的极点还是移向原点,次极点向高频移动?

Fig3. CMOS模拟集成设计 Razavi P428

2.Improved Model

算一下从Cc左边看过去的等效阻抗Z1以及Cc右侧看过去的等效阻抗Z2。这里说下我对这个等效模型的看法,因为可以说这两篇论文的核心其实就在于下面这个等效模型,所以理解作者为什么要这样建模是很重要的。

Miller补偿实际上是什么?Voltage-Current feedback嘛。那怎么来体现这个feedback对负载的影响呢?答案是根据电流。从第一级来看,Vin作为独立源输入V1为输出,Vo则是V1放大的结果。又因为从V1节点来看Cc上流过了(1-Av2)V1*SCc的小信号电流,所以可以算出这部分的等效阻抗Z1。

同理,看第二级的等效阻抗时因为Cc上有(Vo-V1)*SCc的电流流过,正好等于R1并联C1上到地的电流(Vin独立源置0),从而算出Z2。(这里感谢楼下评论区一位朋友分享的看法,电路多看多讨论会有更深的理解)

Fig4.计算等效输入输出阻抗

可以看出随着频率的变化,Z1的等效模型也在变,低频时也就是大家最熟悉的miller等效电容Cm1。

Fig5. Z1的等效变化

最后我们得到一个更加准确的小信号模型。

Fig6. 小信号模型

Fig7. 对比仿真看和左边的传统model,可以看出新model更加精确【1】

其实到这里答案就出来了,不管主极点是在两极间还是在输出级,miller补偿都会使得主极点向原点更近,而次极点移向高频。

究其原因就是在输出端极点为主极点的case下,第二级放大器的增益随着频率增加下降的太快,不能再简单的用miller cap去等效了。这个时候的miller effect等效为一个电阻。

Fig8. pole splitting

哎,那前面Razavi书上说两极间极点向原点移动,输出端极点移向高频岂不是误人子弟吗?非也,人老扎前面已经说了他分析这个case的前提条件,即主极点在两级间那么这个结论是成立的。是你看书不够抠细节罢了,小伙子naive!

Fig9. CMOS模拟集成设计Razavi P427

3.Why “pole splitting”?

前文主要基于H. C. Yang 和 D. J. Allstot 在1990年发表的“Considerations for fast settling operational amplifiers”,第二年1991年杨崇和博士和D. J. Allstot 又发表了“Modified modeling of Miller compensation for two-stage operational amplifiers”,提出了一个不从“pole splitting”的角度解释主次极点的新观点。

这里先推导下两级传函。

Fig10.推导一

Fig11.推导二

Fig12.simulation results【2】

巧不巧?怎么第二级的极点正好等于第一级的零点呢?这不就抵消了吗嘿黑?这里用之前研究的那个小信号模型看看能不能解释的通。一个好的model一定要经得住检验。

Fig13.全都对上了

原来第二级的极点一直被第一级的零点给抵消了,主次极点全都是由第一级产生。“pole splitting”也无从谈起了。

关于零点Wz2的推导可以用从小信号电流的角度,这样从物理角度可以对这个RHP零点的产生有一个更直观的理解。这里推荐大家去看下博主mikar如何直观看两级放大器的零点位置—1看完后会对零点的产生以及所处象限有个更深的理解。

Fig14.求零点

最后以杨博士的摘要作个总结收尾。

The mechanism of Miller compensation for two-stage operational amplifiers is modified. The analysis shows that both dominant and nondominant poles are with the first stage of the opamp after compensation; the second stage pole is canceled by a Miller zero. That is, the poles do not split during the frequency compensation, as previously thought.This improved understanding results in a new conceptual compensation circuit, which improves the performance of the two-stage op amps。

5.Reference

1.Considerations for fast settling operational amplifiers,H. C. Yang and D. J. Allstot

2.Modified modeling of Miller compensation for two-stage operational amplifiers,H. C. Yang and D. J. Allstot

3.Design of Analog CMOS Integrated Circuits, Behzad Razavi

4.mikar:如何直观看两级放大器的零点位置—1

集成电路相对与数字集成电路的规律性和离散性,计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。但这并不适用于模拟电路设计。一般来说,模拟电路设计仍然需要手工进行。因此,仔细研究模拟电路的设计过程,熟悉那些提高设计效率、增加设计成功机会的原则是非常必要的[1]。为此,本手册以应用最为广泛的CMOS 两级密勒补偿算跨导大器为例,详细介绍设计电路的详细流程。大器(简称)是许多模拟系统和混合信号系统中的一个完整部分。各种不同复杂程度的被用来实现各种功能:从直流偏置的产生到高速大或滤波。伴随者每一代CMOS 工艺,由于电源电压和晶体管沟道长度的减小,为的设计不断提出复杂的课题[2]。大器的设计可以分为两个较为独立的两个步骤。第一步是选择或搭建的基本结构,绘出电路结构草图。一般来说,决定好了电路结构以后,便不会更改了,除非有些性能要求必须通过改变电路结构来实现。一旦结构确定,接着就要选择直流电流,手工设计管子尺寸,以及设计补偿电路等等,这个步骤包含了电路设计的绝大部分工作。为了满足的交流和直流要求,所有管子都应被设计出合适的尺寸。然后在手工计算的基础上,用计算机模拟电路可以极大的方便对电路进行调试和修改。但要记住,手算是绝对必需的!通过手算,可以深入的理解电路,对于设计多边形法则也可以更好进行权衡和把握。本手册从分析电路的原理开始(第二章),接着介绍对的各个指标做介绍和分析(第三章),然后以具体的指标要求为例,分析约束条件,进行手算(第四章)。之后,将会分别介绍采用HSPICE(第五章)和Spectre(第六章)对电路进行仿真和调试。至于版图设计和后仿,将会在以后的版本中逐步添加完善。方面的好资料
### Cadence 中二级仿真的介绍 Cadence 是一款广泛应用于集成电路设计中的工具,能够提供高精度的模拟和混合信号仿真功能。对于二级大器的设计与仿真,在 Cadence 平台下可以实现详细的参数调整以及性能评估。 #### 创建新项目并设置环境 启动 Cadence 后进入 Virtuoso Schematic Editor 界面来绘制电路图。选择合适的工艺库文件作为工作基础,并确保所选器件模型支持目标频率范围内的特性描述[^1]。 #### 绘制二级结构 利用元件库中提供的 MOSFET 或 BJT 器件构建典型的两级级联型架构。注意输入差分对、电流镜负载、补偿电容等关键部分的设计合理性。通过连接电源轨、偏置网络完成整个电路搭建过程。 #### 参数配置与优化 针对具体应用场景设定合理的增益带宽积 (GBW) 和相位裕度指标;调节各节点电阻值以满足预期的小信号响应速度需求;适当增加外部反馈回路稳定化措施如 Miller 补偿技术的应用。 #### 行AC/DC Sweep 分析 为了全面了解该二级在不同条件下的行为特征,可依次执行直流扫描(DC sweep),交流小信号(AC analysis)两种类型的瞬态分析(transient simulation): ```matlab // DC 扫描脚本示例 dc Vsupply 0 5V 0.1V plot v(out) // AC 小信号频域响应测试命令 ac dec 10k 1MegHz bode mag out in phase out in ``` #### 结果可视化处理 最后一步是对所得数据进行图形化展示以便直观判断设计效果是否达到预定标准。借助内置绘图工具生成波特图(Bode Plot),观察开环增益随频率变化趋势及其对应的相角稳定性情况。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值