第二期 主频和时钟配置实验

第14讲 主频和时钟配置实验

一、硬件原理图分析

1、32.768khz的晶振，共给RTC使用。

2、在6U的T16和T17这两个IO上接了一个24MHz的晶振。

二、I.MX6U系统时钟分析

1、7路PLL

为了方便生成时钟，6从24MHz晶振生出来7路PLL。这7路PLL中有的又生出来PFD。

PLL1：ARM PLL供给ARM内核。

PLL2：sysytem PLL，528MHz，528_PLL，此路PLL分出了4路PFD，分别为PLL2_PFD0~PFD3

PLL3: USB1 PLL，480MHz 480_PLL，此路PLL分出了4路PFD，分别为PLL3_PFD0~PFD3。

PLL4: Audio PLL，主供音频使用。

PLL5: Video PLL，主供视频外设，比如RGB LCD接口，和图像处理有关的外设。

PLL6：ENET PLL，主供网络外设。

PLL7: USB2_PLL ,480MHz，无PFD。

2、各路PLL分出的PFD

3、时钟树

4、外设是如何选择合适的时钟

比如ESAI时钟源选择：

PLL4、PLL3_PFD2、PLL5、PLL3。

5、要初始化的PLL和PFD

PLL1，

PLL2，以及PLL2_PFD0~PFD3.

PLL3以及PLL3_PFD0