DSP时钟

本文详细介绍了TMS320F28335和TMS320F2803x DSP的时钟电路,包括主频时钟的产生过程,基于PLL的时钟模块配置,以及看门狗电路的工作原理。时钟信号对于CPU和各模块的正常运行至关重要,而看门狗电路则提供了系统复位的安全保障。文章还探讨了不同时钟源的选择,如外部时钟、内部晶振和PLL的使用,以及如何根据需求调整时钟频率。
摘要由CSDN通过智能技术生成


时钟信号是所有运算与处理的源头。CPU控制器的主频时钟由时钟信号产生。主频是CPU的一个极其重要的性能指标,决定着CPU处理一条基本指令花费的时间。

TMS320F28335的时钟电路

主频时钟产生过程

主频时钟产生如下,
在这里插入图片描述

图中产生的CLKIN为CPU的输入时钟,CPU将输出SYSCLKOUT。这两个时钟的频率一致。CLKIN是由OSCCLK经过分频或者OSCCLK经过PLL再分频得到的。OSCCLK的产生有两种,分别如下:

第一种,使用外部时钟。

电路如下:

在这里插入图片描述

此时,时钟由外部产生。

第二种,使用外部晶体和DSP内部晶振电路一起产生时钟。

电路如下:
在这里插入图片描述

此时,时钟由外部晶体和内部晶振电路产生,时钟的频率是由外部晶体决定的。

基于PLL的时钟模块

根据主频产生框图。CLKIN要么是通过OSCCLK直接分频产生,要么是通过PLL电路之后分频得到。如果直接旁路PLL,由OSCCLK直接产生时钟,则OSCCLK的时钟频率至少为150MHz(这里假设TMS320F28335主频需要配置为150MHz)。

如果使用PLL电路,那么配置如下:
在这里插入图片描述

即SYSCLKOUT = (OSCCLK * M)/ N

一般选取OSCCLK的频率为30MHz,M取10,N取2。即SYSCLKOUT = (OSCCLK * 10)/ 2 = 150MHz。

使用时钟的模块

时钟主要给CPU、外设、定时器、看门狗模块提供时钟信号。这些模块都需要时钟信号才能正常运行。但是各个模块具体使用的时钟不一样。具体如下图:
在这里插入图片描述

看门狗电路

在这里插入图片描述

看门狗计数器是一个8位计数器。其计数器工作时钟是由OSCCLK时钟512分频后再经过看门狗分频器分频得到。

因此,看门狗复位所需要的时间为:
T i m e = 1 O S C C L K / 512 / N ∗ 2 8 Time = \frac{1}{OSCCLK/512/N}*2^{8} Time=OSCCLK/512/N128
根据上式计算的时间,选择合适的喂狗时间。

看门狗产生的复位信号,除了计数器达到最大值,还可以DSP芯片由外部复位信号产生。并且,看门狗产生复位信号后,也会使得外部复位信号使能。

看门狗复位信号发出的同时,也发生了看门狗复位中断信号,看门狗复位中断信号可以再CPU处于IDLE或者STANDBY模式下唤醒定时器。

TMS320F2803x的时钟电路

主频时钟产生

在这里插入图片描述

图片不清,原图在源文件中找。

晶振时钟源有两路,可用于产生DSP所需要的时钟。其中第二路OSCCLKSRC2的产生有三种方式。因此总的来说,产生DSP所需要的时钟共4中方式。

1 内部晶振1

晶振频率为10MHz。

2 内部晶振2

晶振频率10MHz。

3 外部谐振时钟

直接外部晶振产生时钟,通过XCLKIN引脚给到DSP。

在这里插入图片描述
4 外部晶体与内部晶振电路一起产生时钟

在这里插入图片描述

具体推荐电阻、电容选型见手册

PLL、看门狗由于和TMS320F28335的原理是一致的,因此这里不再重复。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值