pll的使用注意事项

pll的使用注意事项

pll在复位后要经过一段时间才可以稳定，稳定后locked会拉高，在设计中要注意pll在locked为低时不可以使用，使用到的pll分频/倍频时钟的模块需要等待locked拉高才可以进入正常工作模式。

图中rst复位后pll输出会有一段红色的不定态，因此要注意不能用rst复位信号不能作为以pll输出信号为时钟的复位信号，可以与clocked进行与操作来考虑不定态的影响。

reg					rst_n;
always  @(posedge clk or negedge rst_n)begin   
    if(rst==1'b0)begin
        rst_n<=1'b0;
    end
    else if(rst && locked) begin
        rst_n<=1'b1;
    end
	 else begin
		  rst_n<=1'b0;
	 end
end

建议以rst_n为以pll输出信号为时钟的复位信号。