在SystemVerilog中,static
关键字用于声明静态变量或任务/函数。静态变量或任务/函数与类的实例或模块/接口的实例不同,它们在整个仿真过程中只会被初始化一次,并且它们的值或行为会在仿真运行的整个过程中保持,除非显式地被修改。
12-05
1056
![](https://csdnimg.cn/release/blogv2/dist/pc/img/readCountWhite.png)
09-03
305
![](https://csdnimg.cn/release/blogv2/dist/pc/img/readCountWhite.png)
09-02
4684
![](https://csdnimg.cn/release/blogv2/dist/pc/img/readCountWhite.png)
07-28