systemverilog中static关键字

已于 2022-05-28 18:53:25 修改
阅读量894 收藏 4
点赞数 1
分类专栏： SystemVerilog 文章标签： systemverilog 芯片验证
于 2019-10-19 20:02:24 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_38037810/article/details/102642384
版权

static class property

如果变量需要在不同的对象中共享，那么可以把这个变成定义成静态变量。

静态变量在声明对象句柄的时候就分配内存空间。

The static class properties can be used without creating an object of that type.

1

2

3

4

class Packet ;

static integer fileID = $fopen( "data", "r" );

Packet p;

c = $fgetc( p.fileID );

　　

static class method

　　A static method has no access to non-static members (class properties or methods), but it can directly access static class properties or call static methods of the same class.（静态方法只能使用class中的静态成员参数和方法）

　　Access to non-static members or to the special this handle within the body of a static method is illegal and results in a compiler error.

　　Static methods cannot be virtual.

甲六乙
关注
  • 1
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
#systemverilog# 说说Systemverilog中《static》那些事儿（理论篇1）
那么菜的博客
02-09 987
对于普通的实例类的属性，每一个类实例的每一个变量都有自己的copy（单独的内存空间），相互独立。（2）一个静态方法不能访问非静态的属性或方法，但是可以直接访问静态属性，或者调用同一个类中的静态方法，原因很简单因为静态属性和静态方法可以在类没有实例化时被调用，具有全局的静态生命周期，而普通的非静态成员无法做到这点。静态的任务task 或 函数function 或 块内的数据 可以被显式地声明成自动的，而自动的任务、函数或块内的数据也可以被显式地声明成静态的。通过下面的例子可以清楚的看见静态属性的特点。
草稿#systemverilog# 说说Systemverilog中《static》那些事儿（生命周期属性篇）
那么菜的博客
07-27 385
其实将一个任务函数或块声明成static或者automatic还是为了决定其内部数据的生命周期属性，这与静态方法的static有本质上的不同。注意第二句话"具有自动变量生命周期的静态方法"，也就是说这个任务虽然是静态任务，但是其内部数据的缺省情况下的生命周期是自动的。
Systemverilog中static、automatic区别
qq_28284627的博客
01-01 3477
systemverilog：：static、automatic说明
Systemverilog 静态变量 (static) 与 动态变量(automatic) 区别
qq_42043804的博客
11-25 6244
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录静态变量 Static 动态变量 Automatic一、静态变量和动态变量的定义二、使用步骤1.引入库2.读入数据总结 静态变量 Static 动态变量 Automatic 此章节主要包括静态变量与动态变量的区别，两者在verilog与systemverilog的不同，同时举3个实际例子，说明Systemverilog的内嵌初始化 一、静态变量和动态变量的定义 自动变量：也可以动态变量，变量的存储区在需要时
硅芯思见：SystemVerilog类中的静态方法和属性
m0_46345246的博客
05-01 1480
在SystemVerilog中关于方法有两种“static”，一种是具有静态生命周期的方法（参见《SystemVerilog中的生命周期lifetime》），另一种则是静态的方法，这种方法常见于类中，先来看下两者的声明方式，如下： [task/function]staticmethod_name(arg_list); // static method static[task/function] method_name(arg_list); // static lifetime 可见两.........
#systemverilog# 说说Systemverilog中《static》那些事儿（内存管理篇2）
那么菜的博客
07-28 157
一、C语言的内存分配C语言主要分为：BSS、Data、Text、Heap（堆）、Stack（栈）静态内存分配：BSS、DataBSS段Data段程序执行代码：TextText段动态内存分配：Heap（堆）、Stack（栈）Heap（堆）堆扩张堆缩减Stack（栈）栈栈示例。
UE中systemverilog高亮uew文件
01-13
UE中systemverilog高亮uew文件
JSONinSV：Systemverilog中的JSON库
03-04
Systemverilog中的JSON库 简介 JSON是应用广泛的一种数据表示格式，JSONinSV是使用SystemVerilog实现的JSON库。 2016年，我在网络上发现了某大牛发布的JSON教程，开始接触到JSON，后面陆续开始基于JSON开发了一些...
systemverilog assertion handbook
最新发布
10-23
这本书由VhdlCohen Publishing出版，作者对SystemVerilog断言在设计验证中的应用进行了深入探讨。SystemVerilog是一种高级的硬件描述语言，它的断言机制为验证提供了强大的工具，能够帮助工程师更有效地检测和预防...
SystemVerilog中类的定义及实例.doc
02-04
在SystemVerilog中，类（Class）是一种高级的编程机制，它允许我们创建自定义的数据类型，这些数据类型不仅包含数据（属性），还包含了操作这些数据的方法（函数）。类是面向对象编程的基础，使得设计更加模块化和可...
SystemVerilog3.1a中文参考手册.zip
12-24
7. **门级与行为级混合建模（Mixed-Mode Modeling）**：SystemVerilog允许在同一设计中同时使用门级和行为级模型，方便进行不同层次的验证。 8. **多线程（Multi-threading）**：通过任务（tasks）和函数...
【system verilog】静态/动态变量/方法的理解
飓风_数字IC验证的博客
02-28 1373
system verilog 静态变量、静态方法、动态变量、动态方法概念区分。
#systemverilog# 说说Systemverilog中《static》那些事儿（内存管理篇1）
那么菜的博客
07-28 223
其实，绿皮书中也曾提到：自动的内存管理系统是SystemVerilog的整体组成部分。对象、字符串、动态数组、以及联合数组的内存是动态分配的。当创建对象的时候，SystemVerilog会分配更多的内存。当对象不再需要的时候，SystemVerilog自动地释放内存以便这些内存能够被重新使用。。如果没有自动的内存管理，SystemVerilog的多线程、重进入环境会增加许多导致用户出错的机会。一个手工的内存管理系统（就像C语言的malloc和free所提供的那样）是不够的。fork // 主线程。
#systemverilog# 说说Systemverilog中《static》那些事儿（实战篇）
那么菜的博客
07-27 293
在上一篇文章《文章中，从理论上，阐述了static 和automatic 关键字的概念，我们从理论学习上，想必大家都有了自己的认识。今天，我们实战角度，通过最简单的例子，讲述这些用法，方便大家有更深刻的理解。
Systemverilog中static、automatic在常用块中作用详解
weixin_44029856的博客
09-11 635
static/automatic在systemverilog中的使用及区别
[SV]SystemVerilog静态类成员（Static Class Members）
元直的博客
03-28 2107
SystemVerilog Static Class Members Class members can be created with the keyword static. class members with the keyword static are called as static class members. the ...
systemverilog-static和automatic
sinat_41774721的博客
12-05 1057
在systemverilog中module，program，function和task默认都是static的， 可以在module，program，function和task加入automatic用作动态。 在class中是automatic的。 static 变量为静态的，在整个程序执行过程中都存在，并且无论被实例多少次，在内存中只存在一份，每次实例都是指向这一个地址，共享一个变量 automatic是每次实例均产生一个新的内存，互相不共享，是单独、不同的 static 和 automatic 除
平头哥（T-Head ）开源RISCV处理器OpenC906 RTL仿真
tugouxp的专栏
12-21 9565
C906默认使用了开源综合工具进行逻辑综合，算是好处理的。另外一个开源RISCV实现芯来的蜂鸟E200就没有那么容易了，需要Xilinx的Vivado将其综合编译为MCS bitstream文件才能运行在FPGA平台上，对于做软件的人来说，就没那么容易了，尤其是大厂的工具都很高级，授权方式尤其高级，别的不说，可能安装Vivado就会被搞得头破血流，能力所限，就不尝试了。
system verilog 静态/动态 变量 方法
踩坑记录
03-24 1768
静态变量 动态变量： class Transaction; static int count = 0; // 静态变量 int id; // 动态变量 function new(); id = count++; // 先赋值id = count, 再count++(count等于+1后的值,count++等于count+1前的值) endfunction endclass Transaction t1,t2; // 静态变量在声明时就应该对其初始化 count = 0; init
硬件语言systemverilog的关键字
03-09
systemverilog 的关键字包括：always_comb、always_ff、always_latch、initial、final、assign、always、function、task、module、endmodule、input、output、inout、wire、reg、parameter、localparam、generate、...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值