PCl总线的发展

一、PCl总线的发展过程                                    PCl总线是计算机的1/0总线，在90年代时替代了ISA总线，成为计算机中  的局部总线一直使用至今。PCI 总线在发展的过程中，不断自我革新，满足时代  的需求。在短短10多年间,PCI总线历经了PCI、PCI-X以及PCI-E的演变历程。  传统 PCI总线具有32位数据宽度，33MHz的时钟频率，能够支持设备的即插即  用，自动识别与配置。与ISA总线相比，不仅在性能上提升了一大截，而具在资  源管理上有质的变化。更为重要的是，ISA总线本质上是处理器总线的延伸，  而 PCI总线是与处理器总线无关的总线标准，不受制于处理器的类别，数据的传 输需要通过桥设备进行转发。因此，ISA总线通常称为第一代I/O总线，而 PCI  是第二代1/O总线标准，这是一种技术发展的跨越。随着时代的发展，传统 PCI  总线的性能得到了挑战，越来越不能满足外设的需求。最为典型的是图像传输受  到了PCI性能瓶颈的影响，因此，儿年前的显卡设备都脱离 PCI总线，单立门户  形成了一个新的总线标准AGP，这显然是对 PCI 总线性能的一种否定。技术在不  断发展，对高速传输需求的I0设备越来越多，Gbps网络、光纤通道都对传统 P  CI的性能提出了质疑，传统PC1总线已经不能满足此类应用的需求了。所以，  在1999年提出了PCI-X协议规范，该总线具有64位总线宽度，最高能够达到1  33MHz的时钟频率，在性能上较 PCI总线有了一个大的跨越。但是，PCI-X总线  仍然是一种并行总线，其存在并行传输过程中的数据相位问题，因此，当PCI-X  频率达到一定程度之后，总线带载能力就变的相当差。在133MHz 总线频率时，P  CI-X 总线只能带一个PCI设备。PCI总线的发展遇到了并行总线的技术瓶颈，因  此，PCI总线需要做总线结构的根本性变革。历史的车轮进入21世纪之后提出  了PCI-Express总线，其将并行总线演变成了点对点的串行总线，在性能可扩展  性方面跨入了一个新的台阶。所以，PCI-Express总线也可以称之为计算机的第 三代I/0总线。

二、PCl总线信号                                                     PCI总线的基本传输机制是猝发式传送，利用  桥可以实现总线间的猝发式传送。写操作时,  桥把上层总线的写周期先缓存起来，以后的时  间再在下层总线上生成写周期，即延迟写。读  操作时，桥可早于上层总线，直接在下层总线  上进行预读。无论延迟写和预读，桥的作用可  使所有的存取都按CPU的需要出现在总线上。

三、PCl总线周期类型                                            PCI总线周期由当前被授权的主设备发起。PCI支持任何主设备和从设备之间点到点的对 等访问，也支持某些主设备的广播读写。
存储器读/写总线周期
存储器写和使无效周期
特殊周期
配置读/写周期         

四、PCl总线周期操作                                             

 PCI总线周期的操作过程有如下特点:
1、采用同步时序协议。总线时钟周期以上跳沿开始，半个  周期高电平，半个周期低电平。总线上所有事件，即信  号电平转换出现在时钟信号的下跳沿时刻，而对信号的采  样出现在时钟信号的上跳沿时刻。
2、总线周期由被授权的主方启动，以帧FRAME#信号变  为有效来指示一个总线周期的开始。
3、一个总线周期由一个地址期和一个或多个数据期组成。
在地址期内除给出目标地址外，还在C/BE#线上给出总线  命令以指明总线周期类型。
4、地期为二个总岔陆钟周期;  态下也是一个时钟周期。一次数据传送是在挂钩信号  一个数据期在没有等待状
IRDY#和TRDY#都有效情况下完成，任一信号无效(在时  钟上跳沿被对方采样到)，都将加入等待状态。                                                               5、总线周期长度由主方确定。在总线周期期间FRAME#  持续有效，但在最后一个数据期开始前撤除。即以FRAME#无效后，IRDY#也变为无效的时刻表明一个总线  周期结束。由此可见，PCI的数据传送以猝发式传送为基  本机制，单一数据传送反而成为猝发式传送的一个特例。  并且PCI具有无限制的猝发能力，猝发长度由主方确定，没有对猝发长度加以固定限制。
6、主方启动一个总线周期时要求目标方确认。即在
目标方在延  FRAME#变为有效和目标地址送上AD线后，迟一个时钟周期后必须以DEVSEL#信号有效予以响应。否则，主设备中止总线周期。
7、主方结束一个总线周期时不要求目标方确认。目标方采  样到FRAME#信号已变为无效时，即知道下一数据传送  是最后一个数据期。目标方传输速度跟不上主方速度，可用TRDY#无效通知主方加入等待状态时钟周期。当目标  方出现故障不能进行传输时，以STOP#信号有效通知主  方中止总线周期。

五、PCl总线的仲裁                                                 PCI总线采用集中式仲裁方式，每个PCI主设  备都有独立的REQ#(总线请求)和GNT#  (总线授权)两条信号线与中央仲裁器相连。  由中央仲裁器根据一定的算法对各主设备的申  请进行仲裁，决定把总线使用权授予谁。但  PCI标准并没有规定仲裁算法。