同步时序电路的设计方法

同步时序电路的设计方法

基本步骤

分析举例

【例1】

设计一个按自然态序变化的 同步七进制加法计数器，计数规则为逢七进一，产生一个进位输出

【解】

• Step1：建立原始状态转换图

  

• Step2：状态化简

  没有能够合并的等效状态，所以该状态转换图已是最简

• Step3：选触发器，求方程

  1. 选触发器：用到 3 位二进制代码，故选用 3 个 触发器（这里选用 CP 下降沿触发 JK 触发器），分别用 $F{F}_0、F{F}_1、F{F}_2$ 表示

  2. 时钟方程：因为设计的是 同步七进制加法计数器 ，所以采用同步方案

     $C{P}_0=C{P}_1=C{P}_2=CP$

  3. 输出方程：无效状态 (未出现的状态) 的对应的最小项当约束项处理

     根据状态转换图用卡诺图求输出方程

     

  4. 状态方程：先画出次态卡诺图，再拆分开得各触发器卡诺图

     

     

     由拆分卡诺图得状态方程

     

  5. 驱动方程：变换状态方程，使之形式与选用触发器的特性方程一致，比较后得驱动方程

     JK 触发器的特性方程：$Q^{n+1}=J\overline{Q^n}+\overline{K}{Q}^n$

     

• Step4：画电路图

  

• Step5：检查电路能否自启动

  

【例2】

设计一个串行数据检测电路，要求连续输入3个或3个以上1时，输出为1，其它情况下输出为0

【解】

• Step1：建立原始状态转换图

  确定输入变量，输出变量，电路内部状态间的关系及状态数，并进行状态赋值及状态编号

  

• Step2：状态化简

  输入相同时，输出相同、要转换到的次态也是相同的状态，属“等价状态”，可以合并

  $S_2$ 和 $S_3$ 就属于等价状态，可以合并，简化后的状态图如下：

  

• Step3：状态分配

  规则：M 表示电路的状态数，n表示二进制代码的位数，则按 $2^{n-1}\le M{\le }^n$ 来确定 n

  题中 M=3 ➡️ 得 n=2

  状态编号：$S_0=00$，$S_1=01$，$S_1=11$ (尽量与题意吻合)

  

• Step4：选触发器，求方程

  1. 选触发器：用到 2 位二进制代码，故选用 2 个 触发器（这里选用 CP 下降沿触发 JK 触发器），分别用 $F{F}_0、F{F}_1$ 表示

  2. 时钟方程：采用同步方案

     $C{P}_0=C{P}_1=CP$

  3. 输出方程：根据状态转换图用卡诺图求输出方程

     

  4. 状态方程：先画出次态卡诺图，再拆分开得各触发器卡诺图

     

  5. 驱动方程：变换状态方程，使之形式与选用触发器的特性方程一致，比较后得驱动方程

     JK 触发器的特性方程：$Q^{n+1}=J\overline{Q^n}+\overline{K}{Q}^n$

     

• Step5：画电路图

  

• Step6：检查电路能否自启动

  

  均能回到有效状态，能自启动

数字电子基础 专栏的文章 均有参考 《数字电子技术/数字逻辑电路》 课程视频