用Logisim采用74LS××系列搭建RS和D锁存器

睡不醒的胡图图~

已于 2023-11-21 18:30:34 修改

阅读量516

点赞数 1

文章标签：笔记

于 2023-11-21 01:53:51 首次发布

本文链接：https://blog.csdn.net/m0_74749526/article/details/134521573

版权

一、用 Logisim采用74LS××系列设计基本RS、D触发器，进行仿真，写出真值表

1、RS触发器的基本原理

2、用Logisim采用74LS××系列设计基本RS触发器，仿真并写出真值表

（1）用Logisim采用74LS00设计基本RS触发器

（2）真值表如下：

3.D触发器的基本原理

4、用Logisim采用74LS××系列设计基本D触发器，仿真并写出真值表

（1）用Logisim采用74LS00设计基本D触发器

（2）验证输入D、CP和输出Q的逻辑关系

5.CP上升沿触发的改进型的D触发器（维持阻塞D触发器）

（1）用Logisim采用门电路设计一个CP上升沿触发的改进型的D触发器

（2）验证维持阻塞D触发器的逻辑关系

二、在控制台上，用硬件联线完成SR触发器、D触发器的实际电路，对真值表进行验证并记录

1、SR触发器

2、D触发器

一、用 Logisim采用74LS××系列设计基本RS、D触发器，进行仿真，写出真值表

1、RS触发器的基本原理

RS触发器（Rest Set触发器）是一种基本的触发器，它的状态有两个输入端R（复位）和S（置位）控制。RS触发器的基本逻辑电路由两个与非门组成，它们的输入端交叉连接。触发器有两个输出端Q和Q'（非）。

RS触发器的基本工作原理如下：

1.当R端位高电平（无效），S端为低电平（有效）时，触发器被置位，输出端Q为低电平，Q'为高电平。

2.当R端为低电平（有效），S端为高电平（无效）时，触发器被复位，输出端Q为高电平，Q'为低电平。

3.当R和S端同时为高电平时，触发器保持原有状态不变。

4.当R和S端同时为低电平时，触发器也将保持原有状态不变。

综上，RS触发器在R和S端加入不同逻辑电平时，其输出端Q和Q'会有两种互补的稳定状态。通常我们用Q端的状态来表示触发器的状态。当Q端为低电平时，触发器处于0态；当Q为高电平时，触发器处于1态。R端为置0端（复位端），S端为置1端（置位端）。

为了实现触发器的翻转，需要向R或S端加入触发信号。当R端电平由高变低，S端电平由低变高时，触发器会完成从1态到0态的翻转。反之，当R端电平由低变高时，触发器会完成从0态到1态的翻转。

2、用Logisim采用74LS××系列设计基本RS触发器，仿真并写出真值表

（1）用Logisim采用74LS00设计基本RS触发器

（2）真值表如下：

RS触发器真值表
R	S	Q
0	0	保持状态不变
0	1	1
1	0	0
1	1	状态不明确

解释如下：1.当R和S都为0时，保持不变。

2.当R为0，S为1时，Q被置为1。

3.当R为1，S为0时，Q被置为0。

4.当R和S都为1时，Q的状态不明确。

3.D触发器的基本原理

D触发器（Data触发器）是一种基本的时序逻辑电路，它由一个输入端（D）、一个输出端（Q）以及一个存储元件（如电容或触发器）组成。D触发器的输出状态取决于输入信号D的状态。

D触发器的基本原理如下：

1.存储元件：D触发器的存储元件通常是一个充电电容。当输入信号D发生变化时，电容会充电或放电，从而使得输出端Q的状态发生改变。

2.充电和放电过程：当输入信号D为高电平（通常为1）时，电容开始充电；当输入信号D为低电平（通常为0）时，电容开始放电。充电和放电过程需要一定的时间，这个时间称为充电常数（TC）。

3.输出状态：D触发器的输出状态Q与输入信号D的状态相反。当输入信号D为1时，输出信号Q为0；当输入信号D为0时，输出信号Q为1。

4.稳定状态：当输入信号D持续一定时间时，电容充电或放电至稳定状态，此时输出端Q的状态不再发生改变。

5.输入和输出的关系：D触发器的输入和输出关系可以表示为：Q（t）=NOT(D(t-TC)),其中t表示当前时刻，TC表示充电时间常数。