vivado hls(1)

转自：https://www.cnblogs.com/bixiaopengblog/p/7747965.html

最近一段时间在研究ZYNQ以及PYNQ，先把用到的附这，随后慢慢补充~

笔记 1、vivado  hls是fpga高级综合工具，可以将C语言转换成verilog代码，适合编写算法，但是要有硬件思想。

2、软核就是只要资源足够，就可以用逻辑打一个CPU出来，与硬核不一样，硬核是FPGA本身就嵌入了一个CPU硬件结构，而HLS是高级综合工具，只是

将C语言转换成verilog代码，三者之间区别是蛮大的。

3、HLS操作流程：

（1）创建工程 （2）编写.cpp .h 和textbench文件，注意testbench里面的函数必须是主函数 (3)C仿真 （4）综合生成RTL代码

（5）接口约束 Directive led_o 接口 ovld是输出有效标志位 ap_vld输入有效标志位，打印数据unsigned （6）modelsim仿真

（7）封装IP

4、解决位宽可以调用ap_int.h  ap_fixed<3,3>   //3位宽 ，整数位3 <3,1>3位宽，1位整数，2位小数

5、 ./代表本目录  ../代表上一级目录