Verilog基础知识（状态机与序列检测）

状态机

状态机分moore机和mealy机，其中：

• moore机的输出只与状态有关
• mealy机的输出与当前状态和输入都有关
• 体现在状态转移图上就是，moore机的输出在状态圆圈内，mealy机的输出在转移曲线上
• moore完全描述状态转移图会比mealy机多一个状态
• 体现在verilog代码中就是，moore机的最后输出逻辑只判断state，mealy机的输出逻辑中判断state && input
  

状态机3段式代码风格

描述方式：
同步状态转换过程的边沿敏感行为（时序逻辑，用“<=”非阻塞赋值）；
描述下一个状态和输出逻辑的电平敏感行为（组合逻辑，用“=”阻塞赋值）。

下面以检测10010序列为例说明。

状态转移图

测试代码

module pattern_det(
    input in, clk, rst,
    output reg moore_out, mealy_out
    );

reg [4:0] state, state_next;

localparam S_idle = 5'b00000;
localparam S1 = 5'b00001;
localparam S10 = 5'b00010;
localparam S100 = 5