PCIe Electrical PHY(2)-SerDes中的均衡技术

最新推荐文章于 2024-05-17 09:00:00 发布
最新推荐文章于 2024-05-17 09:00:00 发布
阅读量7.4k 收藏 86
点赞数 8
分类专栏： 集成电路 PCIe 文章标签： pcie serdes 均衡 CTLE DFE
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/maxwell2ic/article/details/105333021
版权

均衡的主要作用就是减小Jitter中ISI部分的影响。前面已经讲了ISI产生的原因主要是因为信道带宽不足，使脉冲信号经过信道之后产生长长的拖尾。

1.1 CTLE

均衡电路分为连续时间均衡器和离散时间均衡器。从频域角度做均衡的电路通常是具有高通特性的模拟电路，所以被称为连续时间线性均衡器（CTLE）。其结构通常如下图所示，其优点是线性度高，并且能对信号提供一定的增益。
业界主流的做法通常会把均衡的功能和提供增益的功能分开，即RX首先是一个VGA对信号幅度进行控制，然后是CTLE提供均衡功能。
在这里插入图片描述
在这里插入图片描述
对于无源电路，其传输函数如下
在这里插入图片描述
进而得到零极点和peaking系数

最低0.47元/天 解锁文章
maxwell2ic
关注
  • 8
    点赞
  • 踩
  • 86
    收藏
    觉得还不错? 一键收藏
  • 6
    评论
专栏目录
PCIE 3.0中使用的动态均衡概念
weixin_34413357的博客
04-04 2545
一、PCIE 3.0中使用的动态均衡概念 因为PCIE 3.0信号的速率可以达到8Gb/s，而且链路通道走线也可能会很长，这可能会导致高速信号衰减过大，在接收端无法得到张开的眼图。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置，以补偿长链路时高速信号的衰减。 但由于实际产品中PCIE 3.0信号的传输链路的长度是不一致的，有时候长，有时候短，此时可能只需要Tx发送端的均衡...
serdes均衡技术
11-12
加州大学伯克利分校关于serdes均衡技术的论文，值得一看。
信号完整性-我的均衡之CTLE学习笔记
仿真秀的博客
02-13 4169
在10GHz以内，两者的频谱分量幅度差别不是很大，大约在5dB以内，但是随着频率的提高，输出信号的频谱分量幅度和输入信号之间的差距越来越大，在图中的4个mark点分别是11dB---16dB-----20dB-----23dB。而在这里，不是这样设置的，高通滤波器的特性是通过零点和极点来控制的。再看时域特性，输入信号原本是一个理想的方波，经过这段长距离走线后，输出电压的幅度降低了，同时上升沿和下降沿变的很缓慢，特别是下降沿有拖尾现象，这会对邻近的符号造成干扰，即我们常说的ISI（码间干扰）。
SerDes系列之DFE均衡技术
最新发布
一只豌豆象的博客
05-17 1208
当我们仔细研究FFE的“噪声放大”问题时，会发现，主比特位和前后校正位都必须经历信道衰减，换句话说，由于它的线性滤波器特性，存在于校正位中的噪声将与主信号相结合，对信道ISI的均衡效果产生影响。如果在某种程度上，可以使用“干净的”校正位来应用于主信号路径上的ISI抵消，信道损失将在不引入任何噪声放大的前提下进行均衡。
serdes 均衡技术
04-17
serdes 均衡 A 2.2Gbps CMOS Look-Ahead DFE Receiver for Multidrop Channel
PCIE 均衡EQ
jiangchao3392的专栏
04-16 1万+
转自：https://zhuanlan.zhihu.com/p/48343011 芯片中的数学——均衡器EQ和它在高速外部总线中的应用 老狼 ​ 中央处理器 (CPU) 话题的优秀回答者 高速的串行总线逐渐淘汰了系统中的并行总线，作为并行总线最后堡垒的内存总线也越来越多的吸收了其中关键技术，尤其是均衡器（Equalization，EQ）技术。为什么串行总线会替代并行总线？EQ...
PCIe 均衡技术介绍（逻辑物理篇）
热门推荐
MangoPapa
05-02 3万+
近期学习了 PCIe 均衡相关东西，查阅了不计其数的文档。得闲，整理一下，供个人随时查阅，亦供他人参考。
PCIe SSD Wear-Leveling磨损均衡
Run faster
07-31 1229
推荐原英文文章 http://www.storagesearch.com/siliconsys-art1.html 1. 没有磨损均衡寿命短 2.动态磨损均衡寿命中间，性能高 3.静态磨损均衡寿命长，但是性能低
PHY -PCIE-USB-SATA
08-23
有关不同的phy接口 architecture，pcie，sata，usb3.0
MIPI接口物理层C-PHY与D-PHY比较资料
07-05
从表格中可以看到，C-PHY的数据率最高可达11.4Gbps，而D-PHY的数据率最高可达5Gbps。C-PHY的数据率优势来自于其三相编码技术，可以将数据传输速度提高到2.28倍于信号跳变率。 二、配置比较 C-PHY和D-PHY的配置方式...
pg239-pcie-phy
01-18
PG239 PCIE PHY IP Core是Vivado设计套件中的一个重要组件，旨在帮助用户快速设计和实现PCI Express界面。该IP Core提供了一个高度可配置的PCI Express PHY解决方案，支持多种PCI Express规范，包括PCIe 1.0、PCIe ...
mipi-D-PHY-specification-v1-2
02-26
mipi-D-PHY-specification-v1-2 MIPI Alliance 是一个行业组织，旨在推动移动和移动设备行业的发展。该组织制定了一系列标准规范，以确保移动设备和组件之间的互通性和兼容性。其中，D-PHY specification是MIPI ...
mipi-D-PHY-specification-v2-5
10-18
MIPI D-PHY specification v2.5
高速设计学习-干货！高速串行Serdes均衡之FFE
weixin_30648587的博客
08-29 1984
干货！高速串行Serdes均衡之FFE http://www.sohu.com/a/307013503_458015 2019-04-10 15:12 来源：EETOP论坛 及 公众号：不忘初心的模拟小牛牛 作者：131v1vv 本系列，准备把高速串行通信中用到的均衡进行一个总结。这期先介绍发送端。 高速接口SerDes为实现芯片间信号的有线传输，需要完成数字到...
Serdes 原理及调试学习
总结
02-28 1万+
Serdes原理与设计实践之一：Serdes简介 1. Serdes简介 为了提高接口传输带宽，设计中经常采用并行总线设计。并行总线通过提高时钟速率和数据位宽来提高传输带宽。限制接口传输带宽主要有2个方面： a. 时钟速率。它决定了发送和接收端的采样速率。 随着时钟速率的提高，由于传输通路的非理想性，会带来严重的信号完整性问题，导致接收端无法正确解析接收到的信号。较高的时钟速率对应的采样窗口...
PCIe扫盲——链路初始化与训练基础（一）
justlxy的博客
05-15 937
PCIe总线中的链路初始化与训练（Link Initialization & Training）是一种完全由硬件实现的功能，处于PCIe体系结构中的物理层。整个过程由链路训练状态机（Link Training and Status State Machine，LTSSM）自动完成，也就说基本没有数据链路层和事务层啥事。 LTSSM在PCIe体系结构中的位置的示意图如下： 在系统复位后，会自动进行链路训练，以达成以下目标：位锁定（Bit Lock）、字符锁定（Symbol Lock，Gen1
CTLE均衡器的使用问题
一只豌豆象的博客
11-30 1207
CTLE是一种高速数字通信中很常见的均衡器，有别于其他常用的FFE和DFE等数字滤波器，它是一种模拟滤波器，以USB3.1 Gen2为例，来说明它的使用问题。
均衡器CTLE的原理、特点及作用
edadoc2013的博客
03-22 1万+
CTLE是什么？上篇文章也提到了，直白的翻译为连续时间线性均衡。它是在接收端芯片上的一种技术。之前也提到了，CTLE的作用可以在传输损耗较大的链路，有效的改善接收端眼图的性能。 对于有过高速串行信号仿真经验的同行来说，最经常看到它的地方是IBIS-AMI的模型，以XILINX的V7芯片的ibis-ami模型为例，一般有以下对CTLE的描述： 很多初学的同行在对接收端的模型进行参数调节的时候，是不是...
c-phy d-phy
07-25
### 回答1： C-Phy和D-Phy是两种不同的物理层传输技术，用于在电子设备之间传输数据。它们都是用于实现高速数据传输的接口标准。 C-Phy是指"Camera-Physical"，主要用于相机系统中的数据传输。它是一种串行接口技术，能够通过相机传输器和图像接收器连接相机传感器和图像处理器。C-Phy提供了较高的带宽和速度，可以支持高分辨率和高质量的图像传输。它还具有较低的功耗，对于电源管理来说非常重要。C-Phy还能够通过单根线缆同时传输图像和控制信号，提高了系统的整体性能和效率。 D-Phy是指"Display-Physical"，主要用于显示系统中的数据传输。与C-Phy类似，D-Phy也是一种串行接口技术，用于连接图像源和显示器。D-Phy接口支持高分辨率和高刷新率的视频传输，可以用于手机、平板电脑、电视等各种显示设备。D-Phy还具有抗干扰性能强、传输距离较远等特点，可以保证稳定的数据传输质量。 总结来说，C-Phy和D-Phy是两种不同的物理层接口标准，用于相机系统和显示系统中的数据传输。它们都提供了高速、高质量的数据传输能力，促进了电子设备的发展和应用。 ### 回答2： C-Phy和D-Phy是两种不同的物理层协议，用于传输高速串行数据，主要应用在移动设备和显示器之间的接口协议中。 C-Phy是一种采用串行方式传输数据的物理层协议。它利用并行通道将数据划分为多个通道，每个通道传输不同的数据位。这种方式能够提供高带宽和低功耗的传输，适用于像摄像头和显示器等需要大量数据传输的设备。C-Phy的优点是可以同时传输多个并行的数据通道，提高传输效率和速度。 D-Phy是一种差分信号传输的物理层协议。它通过在传输中使用正负两种电平来表示数据位，能够减少噪声和电磁干扰，提高数据传输的稳定性和可靠性。D-Phy通常应用于高速串行接口协议，如MIPI（移动行业处理器接口）系列标准中的摄像头和显示器接口。D-Phy的优点是可以在长距离传输中保持信号的完整性和质量。 总结来说，C-Phy和D-Phy是两种不同的物理层协议，用于高速串行数据传输。C-Phy适用于需要高带宽和低功耗传输的设备，可以同时传输多个并行通道的数据。而D-Phy则适用于长距离传输和对信号稳定性要求较高的场景，通过差分信号传输提高传输的可靠性。这两种协议在移动设备和显示器接口中发挥重要作用，促进了高速、稳定、可靠的数据传输。 ### 回答3： C-Phy和D-Phy是两种常见的电子设备之间进行数据传输的物理层协议。这两种协议都是为了在不同设备之间实现高效的数据传输而设计的。 C-Phy是指Camera-Phy，它是一种用于摄像头模块和处理器之间进行数据传输的协议。它采用了串行的数据传输方式，通过差分信号进行高速数据传输。C-Phy主要用于移动设备中的摄像头和相关的处理器之间进行通信，如智能手机、平板电脑等。 D-Phy是指Display-Phy，它是一种用于显示器和处理器之间进行数据传输的协议。它同样采用了差分信号进行高速数据传输，可以支持高分辨率的显示。D-Phy主要用于移动设备中的显示器和相关处理器之间进行通信，如智能手机、平板电脑等。 C-Phy和D-Phy的优点在于它们都支持高速数据传输，可以有效地满足现代移动设备对于数据传输速度的需求。此外，它们采用了串行传输方式和差分信号，可以减少信号的干扰和失真，提高数据传输的稳定性和可靠性。 总而言之，C-Phy和D-Phy是两种用于不同设备之间进行高速数据传输的物理层协议。它们的应用领域主要集中在移动设备中，可以提供高效、稳定和可靠的数据传输。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值