发一个用状态机实现的按键检测是VERILOG代码

 

module key_det(
input clk,rst,
input key,
output reg  key_down,key_up
);

`define CNTR_MAX (1000*1000*10)
`define ACT_LEVEL  0

reg [31:0]d ;
reg[10:0]st ;

always @(posedge clk)if (st==1)d<=d+1;else d<=0;

always @(posedge clk)
if (rst)st<=0;else
case (st)
0: if (key==`ACT_LEVEL) st<=1;
1: if (d>=`CNTR_MAX)st<=2;
2: st<=3;
3: if (key!=`ACT_LEVEL)st<=4;
4: st<=0;
default st<=0;
endcase

always @ (posedge clk) key_down <= st == 2 ;
always @ (posedge clk) key_up <= st == 4;
 
endmodule

 


 

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值