I2C

最新推荐文章于 2024-03-28 08:58:33 发布
最新推荐文章于 2024-03-28 08:58:33 发布
阅读量792 收藏 2
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/mingyiannihao/article/details/86530325
版权

1.I2C在远程应答过程中有stretch mode ,在应答处延时，增加应答时间。
应答时时钟线由slave控制，如果应答未到来，时钟线会一直被slave拉低，等待应
答信号，应答信号到来之后，然后进行下一个数据的传输。
2.当时钟线和信号线都由master控制时，在SCL为高电平时，SDA不允许发生变化，
以免总线误以为是起始信号和结束信号；SDA由从机控制时，即使在SCL高电平期
间SDA也允许发生变化。
3.只有在stretch mode下，主设备和从设备都可以控制I2C总线
正常情况下只有主设备可以控制总线

autosar软件开发
关注
Linux应用开发基础知识——I2C应用编程(十二)
妄北y
11-23 3858
I2C（Inter-IntegratedCircuitBUS）是集成电路总线，是目前应用最广泛的总线之一，最初由PHILIPS（现为NXP）设计。它使用多主从架构，主要用于连接低速周边设备。I2C总线在硬件物理层包括两条线：一条数据线（SDA）和一条时钟线（SCL）。所有设备都连接在这两条线上。
stm32 I2C、EEPROM
及时总结
01-17 3595
main.c 硬件结构如下，EEPROM 芯片(AT24C02)的 SCL 及 SDA 引脚连接到了 STM32 的 I2C 引脚中，结合上拉电阻，构成了 I2C 通讯总线，它们通过 I2C 总线交互。 EEPROM 芯片的设备地址：一共有 7 位，其中高 4 位固定为：1010 b，低 3 位则由 A0/A1/A2 信号线的电平决定。设备地址如下图，图中的 R/W 是读写方向位，与地址无关。 I2C 通讯时常常是地址跟读写方向连在一起构成一个 8 位数，电路图中把A2到A0都接地了，所以都是零，那么当
I2C Clock Stretch
Holden_Liu的博客
10-20 1万+
I2C七宗罪（连载） 　　（点击文章题目，即可阅读往期精彩） 　　I2C第七罪 　　由于前段时间工作上的事情比较杂乱， 导致第七罪姗姗来迟，既然是大结局，当然就应该让大家更加深刻的来理解I2C.。我们先来复习一下大家共有的对I2C的认知： 　　1. I2C的SCL(Clock)总是由Master来驱动； 　　2. I2C的SDA (Data)则不同，Master和Slave分别都驱动。 　　这两点想必读者都没有什么疑问，因为前面的六宗罪都已经说得比较多了，我们今天要说的是另外一种特殊情况，就是S
I2C通訊之 Clock Stretch
01-23
I2C通訊之 Clock Stretch
I2C时钟延展
Vinx Blog
12-15 1万+
转载自http://blog.sina.com.cn/s/blog_15fd81ac70102wvgw.html，本文仅作为笔记备份 什么是I2C时钟延展（SCL Stretching）？在I2C的主从通信过程中，总线上的SCL时钟总是由主机来产生和控制的，但如果从机跟不上主机的速率，I2C协议规定从机是可以通过将SCL时钟线拉低来暂停一个传输的，直到从机释放掉SCL线，传输继续进行。 从字节级...
FPDLINK中I2C通信的巧妙设计以及I2C Stretch
小贼哥的技术花园
01-11 9237
FPDLINK是TI设置的高速查分传输总线，主要用于传输图像数据，比如camera和显示数据。而且该标准还在不断的演进，从最初的一对线传输720P@60fps图像，到目前可以传输1080P@60fps，后续的芯片还可以支持更高的图像分辨率。传输距离也很远，能达到20米左右，非常适合汽车应用。 FPDLINK在传输的过程中有高速的前向通道，用于传输高速的图像数据和小部分的控制数据。也有速度相对较低
STM32 I2C clock stretching
cyang's blog
07-24 948
In an I2C communication, the master device determines the clock speed. Unlike RS232 the I2C bus provides an explicit clock signal which relieves master and slave from synchronizing exactly to a predefined baud rate.However, there are situations where an I2
I2C主机及从机Verilog代码实现.zip
12-05
该代码为功能复杂一点的I2C代码，适合有一定Verilog编程基础的朋友（包含测试代码）。具体特征如下： 支持I2C主机读写、I2C从机读写 支持Hs、F/S模式 支持分频系数可配 支持读写连续帧 从机被主机读时，若从机数据没...
IO口模拟I2C从机
06-07
在嵌入式系统开发中，I2C（Inter-Integrated Circuit）总线是一种广泛应用的通信协议，它允许多个设备共享两条线进行数据传输。本文将深入探讨如何在STM32单片机上利用通用输入/输出（GPIO）口模拟I2C从机，并通过...
STM32F4 I2C/IIC 驱动程序
01-25
首先，你需要在STM32CubeMX配置工具中选择相应的I2C peripheral（例如I2C1、I2C2或I2C3），并设置对应的GPIO引脚为I2C模式。同时，还要考虑外部上拉电阻的添加，以保证信号的稳定传输。 2. **初始化设置**：初始化I...
关于中科蓝讯I2c拉伸问题
kazank的博客
10-22 571
时钟拉伸(Clock stretching) clock stretching通过将SCL线拉低来暂停一个传输.直到释放SCL线为高电平,传输才继续进行.clock stretching是可选的,实际上大多数从设备不包括SCL驱动,所以它们不能stretch时钟. 解决办法：读取应答位时钟电平，一旦发现拉低，那就等待 ...
IIC 关于时钟拉伸问题 clock stretch
热门推荐
光明磊学习&积累的地方
10-19 2万+
转载请标明出处 时钟拉伸(Clock stretching) clock stretching通过将SCL线拉低来暂停一个传输.直到释放SCL线为高电平,传输才继续进行.clock stretching是可选的,实际上大多数从设备不包括SCL驱动,所以它们不能stretch时钟. 链接是IIC标准官网说明http://www.i2c-bus.org/clock-stretching/，贴
I2C总线笔记
MTzhou的专栏
03-13 1315
参考文章 ① I2C总线协议 简述 2条双向串行线，一条数据线SDA，一条时钟线SCL。 SDA传输数据是大端传输，每次传输8bit，即一字节。 支持多主控(multimastering)，任何时间点只能有一个主控。 总线上每个设备都有自己的一个addr，共7个bit，广播地址全0. 系统中可能有多个同种芯片，为此addr分为固定部分和可编程部份，细节视芯片而定，...
关闭 I2C 时钟延展功能的使用介绍
最新发布
u014319604的博客
03-28 1186
某客户使用 STM32L452（作为 I2C 设备）开发光模块产品，在测试时发现，同一设备（硬件及软件均未变动），当插入交换机时，可正常通信，但是当插入 FPGA 测试机后，I2C 通信不正常。通过出现问题时的 I2C 波形的对比，客户初步认为是第 9 个时钟脉宽相对其他时钟过窄导致的(如下图)。询问我们有没有办法配置这个宽度?
STM32软件 I2C Master (不支持Clock stretch)
五少爷的笔记本
07-26 575
软件I2C搞定。硬件软了, 别老是为难软件, 都被逼到用软件写I2C了, 还BB啥。　
I2C（IIC）的仲裁、时钟同步和时钟扩展
HNU跃鹿战队的博客
12-29 7240
介绍了I2C使用多主机时的仲裁机制，和从机发起的时钟扩展
I2C常见问题总结
蒲公英的诗与远方
01-12 5444
I2C常见问题总结（1）I2C检查错误工具：逻辑分析仪（2）测量一下I2C是否有上拉电阻4.7kΩ（3）SDA和SCL当时用硬件模拟时，SCL 要配置为开漏输出mode；SDA需要配置为输入模式，注意不可配置为PP推挽模式，因为有时候会出现SCL和SDA的电压拉不到0V伏的情况，会导致输出的数据出错（4）和硬件工程师确认SCL和SDA两条线，有没有因为项目优化硬件导致两条线移位置或者交换了GPIO口，导致从机收到错误的 数据 （1）I2C检查错误工具：逻辑分析仪 有时候，我们用示波器测量I2C的SCL和S
IIC总线的应答——遵循IIC协议的IC自带的识别应答与非应答
qq_53522710的博客
02-03 3219
引言：（这 句出自何立民的《I2C总线应用系统设计》）原述：“应答信号在第9个时钟上出现，接收器输出低电平为应答信号（A），输出高电平则为非应答信号 （/A）”，“由于某种原因，被控器不产生应答时，如被控器正在进行其它处理无法接收总线上的数据时，必须释放总线，将数据线置高电平，然后主控器可通过产生一个停止信号信号来比终止数据传输。”“当主控器接收数据时接收到最后一个数据字节后，必须给被控器发送一个非应答位（/A），使被控器发送器释放数 据线，以便主控制（注：应当是主控器，不是主控制）发送停止信号从而终止数据
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值