超级会员免费看
本文探讨数字芯片验证中System Verilog的time-slot如何影响仿真行为，涉及时间竞争与冒险，详细解析了time-slot的各个区域以及它们在仿真过程中的作用。通过对非阻塞赋值、电平赋值以及interface采样的实例分析，阐述了如何避免仿真中的不确定性和竞争冒险。同时，文章还介绍了验证环境中对齐和采样的最佳实践。
前言
这篇文章主要讨论的是数字芯片验证领域，或者说仿真器仿真行为，这一范畴内的时序竞争与冒险。从关联性来讲，内容贴近这一篇博客：
https://blog.csdn.net/moon9999/article/details/102983963
不过因为最近又对这一内容有了更加深刻的领悟与认识，也意识到之前自己的理解是有一定误区的，所以希望借此记录，与大家分享。
本文的很大一部分内容来源自IEEE system verilog标准第四章“Scheduling semantics”，其余来自个人实验与其他相关资料。
</
订阅专栏 解锁全文
扫一扫
797
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
