SystemVerilog学习笔记-接口间竞争问题

最新推荐文章于 2024-02-25 22:30:29 发布
最新推荐文章于 2024-02-25 22:30:29 发布
阅读量348 收藏 1
点赞数
文章标签： 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42046696/article/details/124454851
版权
在数字设计中，时钟边沿驱动可能导致竞争问题，影响仿真结果的准确性。为避免这种问题，可以采取非阻塞赋值、信号延迟等策略。通过人为添加延迟以模拟真实情况，确保DUT采样的正确性和测试平台的可靠性。同时，针对delta-cycle延迟，可以在采样前的适当时刻进行，以满足建立时间要求，从而增强采样可靠性。
摘要由CSDN通过智能技术生成

竞争问题

  • 测试平台在时钟边沿驱动DUT，就会存在竞争问题；
  • 默认情况下，时钟对于组合电路的驱动会添加一个无限最小时间（delta- cycle）的延迟，而该延迟无法用绝对时间衡量，它要比最小时间单位精度还要小；
  • 在一个时间片（time-slot）中可以发生很多事情。

如何避免采样的竞争问题

  • 为了避免在RTL仿真行为发生的信号竞争问题，建议通过非阻塞赋值或特定信号延迟解决同步问题。为了避免时序电路中时钟和驱动信号的时序竞争问题，需要给出尽量明确的驱动时序和采样时序；
  • 在驱动时添加相应的人为延迟，模拟真实的延迟行为，同时加大clk与变量之间的延迟，以此提高DUT使用信号时的准确性和TB采样信号的可靠性；
  • 对于一些采样时依然存在的delta-cycle延迟信号，还可以依靠在采样事件前的某个时刻进行采样，来模拟建立时间的采样要求，确保采样的可靠性。
码代码的咸鱼
关注
【system verilog】time-slot，仿真的竞争与冒险，对齐与采样
moon9999的博客
04-19 8481
前言 这篇文章主要讨论的是数字芯片验证领域，或者说仿真器仿真行为，这一范畴内的时序竞争与冒险。从关联性来讲，内容贴近这一篇博客： https://blog.csdn.net/moon9999/article/details/102983963 不过因为最近又对这一内容有了更加深刻的领悟与认识，也意识到之前自己的理解是有一定误区的，所以希望借此记录，与大家分享。 本文...
C++多线程--发现接口间固有竞争
qls315的博客
01-04 502
第三章相关的知识--发现接口间固有竞争。一个线程安全的堆栈实现。接口间为什么会有竞争。如何解决接口间的竞争。
[systemverilog]2_interface_clocking
freddiemore的博客
10-30 1002
在interface的端口列表中只需要定义时钟、复位等公用信号，或者不定义任何端口信号，转而在变量列表中定义各个需要跟DUT和TB连接的logic变量，为了简单，推荐使用logic来定义变量。第五行的addr,也采用了自身定义的采样事件,即clock1上升沿前的1step.文里的1step会使得采样发生在clock1上升沿的上一个时间片采样区域,即可以保证采样到的毅据是上一个时钟周期的数据。在仿真行为中，为尽量避免时序电路中时钟和驱动信号的时序竞争问题，需要给出尽量明确的驱动时序和采样时序。
System Verilog学习笔记（八）——采样和数据驱动
最新发布
ljy77882333的博客
02-25 689
为了避免在RTL仿真行为中发生的信号竞争问题，可以通过非阻塞赋值或者特定信号延迟来解决同步的问题。默认情况下，时钟对于组合电路的驱动会添加一个无限小时间（）的延迟，而该延迟无法用绝对时间单位衡量，。在仿真器敲入命令“run 0”,是指让仿真器运行一个delta-cycle的时间。
system verilog的竞争
hyykq的博客
04-23 163
module design_race; logic clk; logic rstn; logic [3:0] a; logic [3:0] b; int clk_cnt; initial begin clk <= 0; forever begin #5ns clk <= !clk; end end initial begin #10ns; rstn <= 1; #10ns; rstn <= 0;...
SystemVerilog 接口之采样竞争
材料狗转行的博客
02-13 470
看一下race代码 `timescale 1ns/1ns module race1; bit clk1, clk2; bit rstn; logic[7:0] d1; initial begin forever #5 clk1 <= !clk1; //5ns一翻转，所以时钟周期是10ns end always @(clk1) clk2 <= clk1; //当clk1上升沿到来时，赋值给clk2，利用组合逻辑使得clk2跟着clk1一起跳转 initial begin #10
systemverilog竞争冒险之time-slot
weixin_56793272的博客
01-25 992
systemverilog仿真time-slot概念与竞争与冒险问题的解决。
【SystemVerilog】路科验证V2学习笔记（全600页）
05-09
SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下： 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 ...
【SystemVerilog】路科验证V2学习笔记（全600页）.pdf
02-25
SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下： 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 ...
2020-0824system verilog学习笔记
loading_up的博客
08-26 224
4、连接设计和测试平台 1、 测试平台模仿设计的整个运行环境。如处理器模型需要连接到不同的总线和器件，则总线和器件在测试平台中就被建模成总线功能模型。V端口繁琐需要一种更高层次的方法来和设计建立通信--接口。 需要可靠的时序方法在正确的时间点驱动和采样同步信号，避免竞争-----时钟块 2/、接口信号必须使用非阻塞赋值来驱动 3、 在模块和程序块之外声明接口变量，否则接口变化曾局部变量，对设计其他部分不可见 4、 接口interface连接端口port,端口已定义方向信息。 module top
FPGA学习笔记
m0_57432029的博客
03-14 1850
FPGA学习摘要
Verilog的时序问题和SystemVerilog TestBench激励时序
qq_31019565的博客
01-10 4768
转载请标明出处： 原文发布于：[浅尝辄止，未尝不可的博客](https://blog.csdn.net/qq_31019565) Verilog时序问题和SystemVerilog TestBench激励时序 学习笔记 最近我温习《SystemVerilog验证-测试平台编写指南(第二版）》这本书，看到了第4.3节，激励时序的问题，还是花了一些时间去看。SV这条路任重道远。本文中大部分是摘录，自...
System Verilog — interface
Sisyphus415的博客
02-16 907
SV中接口的定义与使用。
#Verilog HDL# Verilog设计中的竞争问题和解决办法
那么菜的博客
05-30 434
经过前面文章的学习，我们知道：不管是Verilog设计语言，还是Sytemverilog验证语言，标准都定义了语言调度机制，来规范各家编译器和仿真器的开发。通过VCS+Verdi 工具查看波形如下：可见，使用阻塞赋值的方式，在每个clk 的时钟上升边沿，b的数值 === a 的数值。我们通过仿真调度查看选项，看到的数值赋值情况如下，与仿真调度机制预期结果一致。我们通过仿真调度查看选项，看到的数值赋值情况如下，与仿真调度机制预期结果一致。仿真结果，与实际硬件电路行为一致，避免了硬件电路的竞争现象发生。
Verilog基础：时序调度中的竞争（一）（不要在两个及以上的always或initial结构中对同一个变量赋值）
前进，才知道自己的渺小
11-24 1293
为一个硬件描述语言，Verilog HDL常常需要使用语句描述并行执行的电路，但其实在仿真器的底层，这些并行执行的语句是有先后顺序的，然而Verilog标准并没有将这些事件调度的顺序定死，而是给予了仿真器厂商一定的自由去实现自己的产品，这就导致了设计者如果不遵循一定的编程习惯，会导致意想不到的仿真结果，下面是一些相关的规则。
关于verilog HDL中的竞争问题（对变量的多重驱动）的笔记
deng_sai的专栏
03-21 6033
多个驱动源问题：         当一个变量有两个以上的赋值源时，不论其赋值源在同一个always 块还是在不同的always块均称该变量存在多驱动源。如果多个驱动源对同一变量赋值发生在同一时刻，并且赋值结果又未加以规定，则竞争冒险就难以避免。在一个以上always 块中对同一个变量进行赋值时，由于各个always 块是平行执行的，并没有前后之分，导致竞争冒险的可能性依然存在，即使使用非阻塞赋值
verilog学习笔记4——竞争和冒险、verilog延时语句、timescale
qq_42135020的博客
08-10 1545
verilog阻塞赋值和非阻塞赋值的延时
Verilog 学习笔记（6）——竞争与冒险、latch、verilog书写规范
weixin_38489928的博客
06-08 2669
  本节介绍竞争与冒险及其消除方法，latch产生的原因及避免方法，最后总结verilog要注意的一些书写规范。 文章目录6.1 Verilog 竞争与冒险产生原因判断方法代数法卡诺图法消除方法6.2 Verilog 避免 LatchLatch 的含义if 结构不完整case 结构不完整原信号赋值或判断敏感信号列表不完整小结6.3 Verilog 书写规范1）时序电路建模时，用非阻塞赋值2）组合逻辑建模时，用阻塞赋值3）在同一个 always 块中建立时序和组合逻辑模型时，用非阻塞赋值4）在同一个 alw
【Verilog 教程】6.4Verilog竞争与冒险
高山
09-27 421
由图可知，信号 condition 出现了一个尖峰脉冲，这是由于信号 din_rvs 与信号 en 相对于模块内部时钟都是异步的，所以到达内部门电路时的延时是不同的，就有可能造成竞争冒险。显然，A 状态的改变，势必会造成电路存在竞争冒险。两条赋值语句同时赋值，F
SystemVerilog学习笔记：模块、子模块与接口详解
"SystemVerilog学习笔记" SystemVerilog是一种高级的硬件描述语言，广泛应用于验证和设计复杂的集成电路和系统级设计。以下是对标题和描述中所述知识点的详细说明： 1. **模块关系**： 在SystemVerilog中，模块是...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值