【前端验证】通关寄存器与ral_model —— 将寄存器描述由excel格式转为xml格式的脚本

最新推荐文章于 2023-02-19 15:06:19 发布
最新推荐文章于 2023-02-19 15:06:19 发布
阅读量683 收藏 4
点赞数 1
分类专栏： uvm ral_model与寄存器集成 尼德兰的喵全内容专栏 文章标签： xml verilog UVM 芯片
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/moon9999/article/details/127658467
版权
本文介绍了如何将Excel格式的寄存器描述转换为XML，以便在UVM验证环境中使用。文章详细阐述了文件组织结构，包括read_me和block页签，以及关键的转换脚本gen_reg.py的执行过程。脚本支持多种寄存器类型，并内置翻译功能。转换后的XML文件可以直接在VCS中使用。
摘要由CSDN通过智能技术生成

前言

【前端验证】通关寄存器与ral_model —— 在uvm验证平台中连接ral_model并发起读写操作

思来想去我还是感觉xml格式的寄存器描述信息太繁琐了（虽然不否认xml很强大），所以我还是决定以excel格式来组织寄存器，之后通过脚本来转成xml格式（其实直接转ralf格式也是可以的）。

文件组织

excel推荐以system_top.xlsx来记性命名，然后页签分成这样：

read_me

read_me用于描述block信息，比如下表这样：
了解本专栏 订阅专栏 解锁全文 超级会员免费看
尼德兰的喵
关注
专栏目录
订阅专栏
【前端验证】通关寄存器与ral_model —— 第一个简单的demo
moon9999的博客
09-26 589
理论知识初步建立后，不妨直接实践出真知，来生成一个简单的寄存器demo吧。
【前端验证】通关寄存器与ral_model —— 寄存器的xml描述
moon9999的博客
09-24 1759
基于前文的寄存器组织形式和xml文档，我们进行各层次的寄存器描述。
uvm_reg_item——寄存器模型（五）
weixin_33682790的博客
12-11 804
　　uvm_reg_item 扩展自uvm_sequence_item，也就说寄存器模型定义了transaction item. adapter 的作用是把这uvm_reg_item转换成uvm_sequence_item，再经由uvm_sequencer发送个uvm_driver，最终在总线上传输。 //----------------------------------------...
uvm验证寄存器模型生成工具
04-28
寄存器模型生成工具，可将excel表格直接生成uvm验证使用的寄存器模型
寄存器模型生成脚本（ral gen）
fanfannn的博客
02-19 808
寄存器模型生成脚本（ral gen）
数字电路设计之register描述模板
元直的博客
10-05 651
数字电路设计之register描述模板 前言：在数字电路验证中，会大量的读写寄存器，如果没有寄存器模型，这个过程会异常艰难，或者说操作很不容易。本文将介绍一种寄存器描述的Excel模板，DV可以通过脚本把Excel转化为ralf，并进一步生成寄存器模型。 一、Register Description Excel 1.1 sheet[1] --- Module Module Baseaddress C Model hdl path Owner ...
【前端验证】通关寄存器与ral_model —— 一键式脚本gen_reg
moon9999的博客
10-13 525
接上文，以此篇作为集成rtl和集成ral_model两个独立部分的分界线。因为验证环境集成ral_model的工作我刚刚把初版的demo完成，还没有系统的整理这部分内容，因此先用个脚本缓一缓。
【前端验证】通关寄存器与ral_model —— 生成的RTL代码分析（1）
moon9999的博客
09-29 825
在完成一版基于xml描述的寄存器模型生成后，我们来分析一下rtl代码的组成。
【前端验证】通关寄存器与ral_model —— 在uvm验证平台中连接ral_model并发起读写操作
moon9999的博客
10-20 1098
终于在经历了众多流程后，终于到了激动人心的一刻——在uvm验证平台中连接ral_model！在之前研究验证平台时，uvm的ral_model例化就一直觉得特别的难懂尤其里面复杂的配置和mapping关系（显然，我现在也不太懂），因此这次在大神的帮助下完成了ral_model的例化连接和读写操作，让我觉得简直是神清气爽！
【前端验证】通关寄存器与ral_model —— 寄存器的组织形式
moon9999的博客
09-24 2189
ral_model是验证方法学中非常独立且重要的一个篇章。可以说在我维持不长的芯片验证生涯中对ral_model的使用达到了贼溜水平，甚至参考了各种资料组织了部门第一版uvm寄存器验证sequence。但是呢，我从来没有涉足过寄存器的组织与ral_model的生成这部分，这个系列就是为了补齐这部分的短板，距离芯片全栈工程师更进一步啊。当然这个系列还是基于我以往先入门再探究的习惯，先把东西跑出来看到结果确定理论是可行的，再去进行理论拓展和探究。
UVM——RAL模型基础之一（相关层次、设计流程）
Mr.翟的博客
05-02 1万+
文章目录一、RAL设计流程二、RAL模型层次相关类三、RAL模型设计实现3.1.利用RAL generator（ralgen）将寄存器描述性文档生成UVM寄存器模型3.1.1.创建寄存器模型类（ralgen自动生成）3.1.2.将寄存器放入register block容器中，并加入到对应的Address Map3.2.创建RAL适配器（adapter）3.3.验证环境中实例化RAL模型并建立连接3...
寄存器描述中使用的缩写列表
chiooo的专栏
06-23 2590
寄存器描述中使用的缩写列表  在对寄存器的描述中使用了下列缩写：  read / write (rw) 软件能读写此位。  Read-only (r) 软件只能读此位。  write-only (w) 软件只能写此位，读此位将返回复位值。  read-clear (rc) 软件只能读或者清除此位。  read / clear (rc_w1) 软件可以读此位，也可以通过写1清除此位，写0
XML文件结构和基本语法
热门推荐
jfkidear的专栏
09-25 9万+
XML文件结构和基本语法 分类： html java2010-03-12 17:04 903人阅读 评论(1) 收藏 举报 4.1.1               XML文件结构 一个XML文件通常包含文件头和文件体两大部分 1.         文件头 XML
【寄存器模型】一、一个简单的寄存器模型
carrotbanana的博客
08-23 4009
在描述寄存器模型之前，首先来了解一下实际寄存器的组成结构：如下图所示的DUT内部真实的寄存器寄存器中最小的一个单位是域(field)，域是由一个或多个bit拼接而成的。一个或多个域就构成了一个寄存器(reg)。一个或多个寄存器就构成了一个块(block)。将DUT中的寄存器抽象出来，建立寄存器模型，如下图所示：uvm library已经定义好了field、reg、block等相关的概念，构建寄存器模型时，只需要继承这些类即可。：构建寄存器模型中的域段。uvm_reg。...
perl：excel寄存器列表生成bus rtl
seuwilson的博客
09-16 996
#!/usr/bin/perl #use Spreadsheet::ParseExcel; use Spreadsheet::ParseXLSX; use 5.010; use Tkx; Tkx::wm_title('.','ASR Register Bus Rtl Generator'); Tkx::wm_resizable('.','0', '0'); Tkx::ttk__label('...
寄存器总结
执念的帅气花
10-15 5776
寄存器种类 编程结构（图为8086结构）：即程序员与使用者（用户可以看到的） 具体结构 为什么程序和用户可以看到这些寄存器呢？？？？ 从程序员的角度来看是比较容易理解的，程序员对这些寄存器可见，是因为他们在编程的过程需要可能会用到这些寄存器，或者说需要直接对他们操作。而这就需要从他们本身的功能来说。 首先计组中常见的就只是提到上图中的“通用寄存器、标志寄存器（状态标识寄存器）”，而通用寄存器的主要...
UVM——RAL模型运用之四（使用ralgen生成regmodel方法、部分枚举变量“_e“含义）
Mr.翟的博客
05-05 8827
文章目录一、生成RAL model命令 一、生成RAL model命令   生成RAL model命令： ralgen [options] -t topname -I dir -uvm {filename.ralf}。ralgen是vcs工具的命令，输入对象是*.ralf文件，生成*.sv文件,即RAL mode就是橘红色框图。ralf文件可以通过excel表格生成。 -uvm...
UVM：寄存器模型 构建
Starry__的博客
03-10 1325
目录1. 寄存器基本概念1.1. 寄存器域1.2. 寄存器控制1.3. 寄存器模型2. 寄存器描述文件的中心化管理2.1. 寄存器生成器3. UVM 寄存器模型2.1. uvm_reg_fieldconfigure()2.2. uvm_regnew()build()configure()2.3. uvm_reg_mapadd_reg()configure()2.4. uvm_reg_blockbuild()configure()default_map与create_map() 对于硬件模块来说，需要通过寄
uvm中debug_ral_model
最新发布
05-30
而 debug_ral_model 则是一种用于在调试时查看和修改 RAL 模型中寄存器值的方法。它可以在 UVM RAL 模型中实现，以便在仿真运行过程中通过调用一些特殊的函数来读取或修改寄存器的值。 通常，在 UVM RAL 模型中，...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

尼德兰的喵

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值